[发明专利]一种实现基2FFT计算的FFT处理器

权利要求书

1.一种实现基2FFT计算的FFT处理器包括地址映射单元，其特征在于，还包括：

(1)基2的N点的FFT处理器由1～log₂N级组成，N为FFT运算点数；

(2)第1、2级为单列的一类复用模块，第1、第2两级复用单列的一类复用模块；

(3)单列的一类复用模块中包含有一个简化型碟形运算单元；

(4)第3～第log₂N级的{(log₂N)-2}级复用的另一类复用模块；

(5)另一类复用模块中包含有一个改进型碟形运算单元；

(6)每级采用一种同址运算结构。

2.根据权利要求书1所述的一种实现基2FFT计算的FFT处理器，其特征在于，所述第1、2级单列的一类复用模块中的简化型碟形运算单元，其蝶形运算仅为加法运算；

第1、2级旋转因子简单，不用复数乘法运算，将第1、2两级独立出来，仅用加法运算就能完成蝶形运算，而且第1、2级复用该单列的一类复用模块，和不单列、不复用的碟形运算单元相比，减少了硬件芯片面积，并能提高工作频率。

3.根据权利要求书1或2所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述单列的的一类复用模块中的简化型碟形运算单元的电路结构包括两个加法器、两个寄存器以及一个多路选择器；两个输入信号端与两个加法器的一个输入端相连接，每个加法器的输出端连接到对应的一个寄存器，并使各寄存器的输出通过一个多路选择器反馈到对应加法器的另一个输入端；该单列的一类复用模块的电路结构能够实现加法运算和碟形运算相结合的运算，与将加法和碟形运算的加减法分开运算相比，能使硬件电路芯片的面积缩小。

4.根据权利要求书1所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述第3～第log₂N级复用的另一类复用模块，该复用模块为一个独立的硬件；第3～log₂N级的每一级的旋转因子为复数，各级的碟形运算都有复数乘法运算，每级所需的硬件电路结构相同，各级碟形运算都复用这一级独立的硬件，第3～第log₂N级的每一级复用该另一类复用模块是通过状态机控制多路选择器来实现数据输入和旋转因子的选择控制，从而完成第3～第log₂N各级的运算，该复用结构和不复用相比，简化了地址映射单元的结构，减少了硬件芯片面积。

5.根据权利要求书1或4所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述另一类复用模块中的改进型碟形运算单元的电路结构包括一个乘法器、两个加法器、两个寄存器以及一个多路选择器；乘法器的输出和两个加法器的一个输入端相连接，每个加法器的输出端连接到对应的一个寄存器，并使各寄存器的输出通过一个多路选择器反馈到对应加法器的另一个输入端；该复用模块结构实现复数乘法和碟形运算相结合的运算，与将复数乘法和碟形运算的加减法分开的其他算法相比，能使硬件电路芯片的面积成倍缩小。

6.根据权利要求书1或2或3或4所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述同址运算结构是在输入数据进行一次地址映射变换之后，以后同类各级结构相同，通过简单的复用完成地址映射的运算结构；同类每级采用一种同址运算结构，其优势在于每级结构相同，硬件的复杂度得以降低。

7.根据权利要求书5所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述同址运算结构是在输入数据进行一次地址映射变换之后，以后同类各级结构相同，通过简单的复用完成地址映射的运算结构；同类每级采用一种同址运算结构，其优势在于每级结构相同，硬件的复杂度得以降低。

8.根据权利要求书1或7所述的一种实现基2FFT计算的FFT处理器，其特征还在于，所述同址运算结构为采用按时间抽取算法的通用性运算结构，蝶形运算采用包括一个乘法器、两个加法器、两个寄存器以及一个多路选择器的改进型碟形运算单元作流水运算，得到规格化的运算结果，完成一次蝶形运算花费6个系统时钟周期，增加或减少运算点数N只需要增加存储空间和地址发生器位数。