[发明专利]抗NMOS器件总剂量辐照的新型集成电路

说明书

技术领域

本发明涉及集成电路，尤其涉及一种具有NMOS器件抗总剂量辐照的新型集成电路，属于电子技术领域。

背景技术

集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。而且随着集成电路集成度的不断提高，半导体器件的尺寸日益减小，浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤，会在浅槽隔离结构的氧化层内产生大量的固定正电荷。在NMOS器件中，这些大量固定正电荷的存在会引起浅槽隔离氧化层附近的衬底反型，并在一定的源漏偏压下形成寄生管漏电，漏电量的大小跟这些正电荷距离硅衬底的距离密切相关，即浅槽隔离结构材料距离硅衬底越近，总剂量辐照后产生的正电荷对衬底的反型作用就越强，产生的导通电子就越多，漏电就越大。在器件主管开启之前，主管处于关态，但是这时的寄生管已经导通，形成较大的关态泄漏电流。这种关态泄漏电流会大大增加集成电路的功耗，并对集成电路的可靠性产生较大的负面影响，成为现阶段亟待解决的一个总剂量辐照可靠性问题。

因此，如果能够在不改变浅槽隔离技术的主流制备工艺的前提下提出一种可以减少总剂量辐照后浅槽隔离材料正电性，并增大正电荷与硅衬底之间的距离，以达到抑制这些正电性，最终减少NMOS器件总剂量辐照后CMOS集成电路和器件关态泄漏电流的新型隔离技术，将会对整个集成电路的抗辐照加固具有重大的意义。

发明内容

本发明的目的是提供一种可以减少NMOS器件总剂量辐照后关态泄漏电流的新型抗总剂量辐照的集成电路。

本发明在现有的常规NMOS器件的基础上，在沟槽与衬底之间设计空气层，通过利用空气层的绝缘效应和不受总剂量辐照影响的特点，在沟槽和衬底之间引入一有效的绝缘层，较大程度的抑制总剂量辐照在沟槽填充材料内产生的固定正电荷对衬底载流子的镜像反型作用，使寄生晶体管沟道的反型载流子数量大幅度减少，达到降低寄生晶体管泄漏电流，减少关态泄漏电流的作用。

具体来说，为了达到上述技术目的，本发明采用如下技术方案：

一种具有NMOS器件抗总剂量辐照的集成电路，所述集成电路包括NMOS器件，也可包括PMOS器件，所述器件之间通过衬底上的沟槽隔离，其特征在于，在和所述NMOS器件相邻的沟槽中，沟槽填充材料和其一侧的衬底材料之间存在一空气界面层，沟槽填充材料和其另一侧的衬底材料之间也可存在一空气界面层。也就是说，在每个NMOS器件两侧的两个沟槽中，在每个沟槽的一侧或两侧设置该空气界面层，和该NMOS器件和NMOS器件还是PMOS器件相邻无关，如图1b所示。

所述空气界面层可通过刻蚀所述沟槽填充材料和所述衬底材料之间的接触部分形成。

所述空气界面层的厚度优选在10到20纳米的范围内。

所述沟槽填充材料可以是常规使用的二氧化硅，所述衬底材料可以是常规使用的硅。

图1a，b分别显示了常规浅槽隔离技术和本发明集成电路一具体实例在沟槽结构上的区别。图2显示了常规浅槽隔离工艺结构和本发明新型抗总剂量辐照工艺结构经过总剂量辐照后在硅衬底中产生反型载流子浓度的对比，可以看到在常规的浅槽隔离器件结构中，总剂量辐照在沟槽填充材料内产生的大量固定正电荷会在临近的硅衬底中感生镜像出大量的反型载流子，即大量的电子，这些电子在源漏加有偏压的情况下能够导通，导致在NMOS晶体管在关态的时候就存在较大的泄漏电流。本发明的新型抗总剂量辐照工艺结构主要利用空气层的绝缘效应和不受总剂量辐照影响的特点，在沟槽与硅衬底之间引入一个有效的绝缘层，较大程度的抑制了辐照在STI区氧化层内产生的固定正电荷对硅衬底载流子的镜像反型作用，使寄生晶体管沟道的反型载流子数量大幅度减少，达到降低寄生晶体管泄漏电流，减少关态泄漏电流的作用，使集成电路的抗辐照性能得到较大幅度的提升。

和现有技术相比，本发明所提出的能大幅度降低集成电路NMOS器件总剂量辐照后关态泄漏电流的新型隔离技术，可以大大增强集成电路的抗总剂量辐照性能，对于减少总剂量辐照下集成电路的功耗和增强集成电路的可靠性具有重大意义，在集成电路抗总剂量辐照加固技术应用中，有着明显的优势和广泛的应用前景。

附图说明

图1显示常规浅槽隔离技术和本发明一具体实例在沟槽结构上的区别，图1a表示常规技术，图1b表示本发明技术；

图2显示常规浅槽隔离工艺结构和本发明新型抗总剂量辐照工艺结构经过总剂量辐照后在衬底中产生反型载流子浓度的对比；

图3-7显示实施例制备集成电路的各个步骤。

具体实施方式