[发明专利]时域并行数字解调系统有效
申请号: | 200910093092.1 | 申请日: | 2009-09-21 |
公开(公告)号: | CN101674050A | 公开(公告)日: | 2010-03-17 |
发明(设计)人: | 张彧;张维良;杨再初;杨知行;潘长勇 | 申请(专利权)人: | 清华大学 |
主分类号: | H03D9/00 | 分类号: | H03D9/00;H04B1/16 |
代理公司: | 北京路浩知识产权代理有限公司 | 代理人: | 张国良 |
地址: | 100084北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时域 并行 数字 解调 系统 | ||
技术领域
本发明涉及数字信息传输技术领域,特别涉及一种应用于高速数据传输领域,例如高速遥感卫星信号传输以及接收等领域的采用时域并行解调算法的数字解调系统。
背景技术
进入21世纪以后,航天技术的兴起及其在军事上的应用,使战场空域迅速从大气层扩展到了外层空间,拓展了军事活动和国防安全的领域,改变了现代战争的形态。遥感卫星技术是其中的重要组成部分,它是指在基于太空的卫星平台上,运用各种传感器(如可见光、红外探测、雷达等)获取地面的信息,通过对数据的处理,研究地面物体的形状、尺寸、位置、性质及其与环境之间关系的一门应用科学技术。
遥感卫星运用各种传感器获得的数据一般通过微波传送回地面,进行进一步处理,以获得有用的信息。随着遥感卫星的传感器分辨率的提高,图像数据的速率急剧提高,我国的“资源二号”数据率达到了2×102.25Mbps,IKONOS(伊克诺斯)、QUIKBIRD(快鸟)的数据率达到了320Mbps。遥感卫星空间对地高速数据传输技术是遥感卫星信息系统研究的重要组成部分。
由于星载发射机的数据率高、功率和带宽同时受到限制、发射机的复杂度受到一定的限制,因此实现遥感卫星的高速数据传输系统面临严峻的挑战,需要在遥感卫星高速数据的通用解调技术上取得突破。由于地面接收系统(特别是为不同遥感卫星服务的TDRSS地面接收系统)需要一定的兼容性,因此要求接收解调设备在一定时间范围内和一定的通信体制范围内具有通用性。目前常用的调制方式是BPSK、QPSK、OQPSK,数据率最高要求达到300Mbps,下一代卫星的最高传输速率将达到1000-2000Mbps。由于采用常规数字解调方法需要的数字信号处理速度超过了目前CMOS工艺的极限,因此无法简单地应用比较成熟的常规数字解调方法。
目前已有的高速数据的接收解调技术一般有三种:第一种主要由模拟电路构成,一般的实现方法是,共用载波恢复电路,设计多个包括波形匹配滤波、时钟恢复、数据抽样等功能的比特同步器,而每个比特同步器只能够针对某一种数据速率设计,工程上一般最多可以实现6种固定速率的数据解调,而且电路结构复杂、可靠性低,无法实现可变速率数据的接收解调,并且受到模拟器件速率的影响,其最高速率只能达到几百Mbps,已经不能满足下一代卫星通信传输速率的要求;第二种是加州喷气推进实验室(JPL)的Andrew博士提出的APRX结构,其基本思想是将高速的采样数据并行处理,通过DFT将信号转换到频域,进行匹配滤波、定时估计,然后通过IDFT变换回到时域,恢复出传输数据。该方法可以将除采样、串并转换之外的信号处理速度大大降低,从而可以用CMOS工艺进行并行处理,这样由高速采样电路、高速串并转换电路和CMOS并行处理电路共同实现高速数字解调器。但是上述结构能够正常工作的前提是本地采样时钟与数据的符号时钟必须是2N,N是大于2的正整数,而一般的数字解调要求本地的采样时钟是固定的,因此Andrew提出的APRX结构只能够处理固定的数据率,无法满足通用解调要求;第三种是基于常规的串行数字解调算法,采用高速的GaAs工艺实现,其优点是实现算法简单、成熟,缺点是需要定制专门的GaAs芯片,一次性投资巨大,工艺条件高,而且由于GaAs工艺是受到严格管制的军用技术,基于我国目前的工业基础来说是不现实的。
发明内容
本发明的目的是提供一种在时域实现并行全数字解调的系统,其能实现可变数据率、低成本的通用接收解调,完成高达1200Mbps的数字解调。
为实现本发明的上述目的,本发明的时域并行数字解调系统包括:
时域并行采样率变换模块,用于对由高速模数转换器获得的采样数字信号进行采样率变换;
并行匹配滤波器模块,用于对采样率变换后的信号进行匹配滤波;
并行时钟恢复模块,用于对匹配滤波后的调制信号进行定时恢复及重新采样;
时域并行载波恢复模块,用于对所述并行时钟恢复模块的输出信号进行相差、频差恢复;
差分译码模块,用于对所述时域并行载波恢复模块输出的、且存在相位模糊度的信号进行差分译码。
其中,所述并行时钟恢复模块可以为一环路,且包括:
并行插值控制器,用于根据并行时钟恢复模块的环路滤波器的输出信号生成并行的采样位置偏差信号以及数据有效指示信号,并分别送入所述插值滤波器和可变参数抽取器;
插值滤波器,用于根据所述并行插值控制器输出的采样位置偏差信号,采用多项式内插算法进行插值得到4倍符号率的采样数据,其包括数据符号的最佳采样点;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910093092.1/2.html,转载请声明来源钻瓜专利网。