[发明专利]一种电路器件三维集成的方法无效
申请号: | 200910092403.2 | 申请日: | 2009-09-10 |
公开(公告)号: | CN101645401A | 公开(公告)日: | 2010-02-10 |
发明(设计)人: | 王喆垚;宋崇申;徐向明;刘理天 | 申请(专利权)人: | 清华大学 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/50;H01L21/60;B81C1/00;B81C3/00;B81C5/00 |
代理公司: | 北京三高永信知识产权代理有限责任公司 | 代理人: | 何文彬 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电路 器件 三维 集成 方法 | ||
技术领域
本发明涉及集成电路制造领域,特别涉及一种电路器件三维集成的方法。
背景技术
电路器件,如集成电路、传感器及MEMS(微电子机械系统,Micro-Electro-Mechanical System)等,在目前已发展到系统级芯片(SOC,Systemon a Chip)这一阶段,采用系统级芯片的制作技术能在单芯片上实现系统的全部功能,SOC发展中的一个难题是不同制作工艺的兼容问题,制作SOC的过程中可能需要采用多种标准的制作工艺,但这些制造工艺的制造方法和采用的衬底材料都不同,很难实施在同一个芯片上,即使衬底材料相同,在制造中也要考虑各电路模块的制造可行性。这一方面使得不能对SOC的各个电路模块进行充分的优化,另一方面在一个衬底上实现多个电路模块,不仅需要增加掩模版数量,且安排各电路模块的制作顺序也有很大的限制,增加了电路制造的成本、限制了芯片性能的提高。
为了解决上述问题,可以使用电路器件三维互连的方式实现三维集成,电路器件的三维互连是在平面电路基础上,利用垂直平面的第三维来实现单个芯片内多层电路器件的互连,即把一个大的平面电路划分为若干逻辑上相关联的功能模块分布在多个芯片层上,然后通过穿透衬底的三维垂直互连金属线,将多层芯片进行三维互连和集成。三维互连能够实现不同功能、不同工艺的多个电路器件的垂直集成,大幅度降低了电路器件的集成难度,且能提高了集成电路速度、减少了芯片的功耗。三维互连可以集成多层不同工艺或不同衬底材料的电路器件,为提升SOC性能提供了良好的解决方案。
目前实现电路器件三维互连的技术主要包括基于盲孔的实现方式和基于通孔的实现方式。基于盲孔的实现方式,在电路器件的衬底圆片上利用单面刻蚀制作单面开口的盲孔,然后采用大马士革电镀的方式,向单面开口的盲孔中填充金属以实现三维互连。该方法中衬底圆片保持原来的厚度,在金属填充好之后借助与辅助圆片键合、并减薄制作有垂直互连线的衬底圆片,从而使得衬底圆片填充的金属线能够穿透衬底形成三维互连。
基于通孔的实现方式,首先在电路器件的衬底圆片上制作通孔,然后以电镀方式在通孔中填充金属,填充金属时可以进行双面操作,即在单面电镀封住通孔的开口后,利用自底向上电镀的方式填充金属材料。
在对现有技术进行研究后,发明人发现,基于盲孔的实现方式,由于只能采用大马士革电镀,很容易使盲孔在开口处首先被封住,形成填充金属线内部的孔洞。为了保证三维互连的可靠性,在衬底上制作的盲孔不能过深,因此实现衬底圆片三维互连的深宽比有很大限制。基于通孔的实现方式填充通孔时容易,但是为了保证在衬底圆片上的可操作性,单层衬底圆片的厚度往往超过200微米,虽然具有较高的深宽比,但同时限制了互连线密度的提高。
发明内容
本发明实施例提供了一种电路器件三维集成的方法,所述技术方案如下:
一种电路器件三维集成的方法,所述方法包括:
在带有电路器件的第一衬底圆片的正面制造盲孔;
将所述第一衬底圆片的正面与辅助圆片进行键合,其中,所述辅助圆片上与第一衬底圆片键合的一面有电镀用的金属种子层;
将所述第一衬底圆片进行背面减薄处理,使所述盲孔开口形成通孔;
以所述辅助圆片上的所述金属种子层为起点,采用自底向上的电镀方式在所述通孔内填充导电金属;
将第一衬底圆片的背面与带有电路器件的第二衬底圆片的正面进行键合。
本发明实施例在将电路器件进行三维集成时,通过在电路器件的衬底圆片上制造盲孔,并对盲孔开口形成通孔,利用辅助圆片采用自底向上的电镀方式向通孔内填充金属,避免了电镀盲孔可能出现的孔洞和缝隙,实现了电路器件高密度、高深宽比的三维集成,同时也降低了电路器件三维集成和互连的工艺难度。
附图说明
图1是本发明实施例提供的衬底圆片的示意图;
图2是本发明实施例1提供的电路器件三维集成的方法流程图;
图3是本发明实施例2提供的电路器件三维集成的方法流程图;
图4是本发明实施例2提供的制作了盲孔的衬底圆片的示意图;
图5是本发明实施例2提供的在盲孔内淀积了绝缘层及扩散阻挡层的衬底圆片的示意图;
图6是本发明实施例2提供的衬底圆片与辅助圆片键合后的示意图;
图7是本发明实施例2提供的进行了减薄处理后的衬底圆片的示意图;
图8是本发明实施例2提供的去除了通孔底部高分子聚合物的衬底圆片的示意图;
图9是本发明实施例2提供的在通孔内填充了金属的衬底圆片的示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910092403.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:交流发光二极管结构
- 下一篇:数字化智能快速永磁断路器
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造