[发明专利]数据写入的方法、控制器和多控制器系统

说明书

技术领域

本发明实施例涉及通信技术领域，特别涉及一种数据写入的方法、控制 器和多控制器系统。

背景技术

通常，双控制器系统应用于对数据完整性及服务连续性要求较高的网络 中，例如：存储器局域网络(Storage Area Network；以下简称：SAN)。双 控制器系统的作用是，当其中一个控制器作为主控制器提供服务时，使用另 一个控制器作为该主控制器的镜像备份控制器。当主控制器发生故障而无法 继续提供服务时，该镜像备份控制器接管主控制器的业务，保障数据的完整 性和服务的连续性。

因此，需要在双控制器系统的两个控制器之间建立内部通信链路，例如： 以太网络卡对连等，用以传输数据，保持两个控制器的同步状态。

现有的双控制器系统采用直接数据存取(Direct Memory Access；以下简 称：DMA)引擎，将一个控制器的数据传输到另一个控制器的内存。具体地， 以包括控制器1和控制器2的双控制器系统为例，在控制器1向控制器2的 内存写数据时，控制器1需要先发送通知写请求，通知控制器2准备内存， 控制器2准备好内存以后，向控制器1发送内存准备完毕通知，然后控制器 1才能将数据写入控制器2的内存。控制器1从控制器2的内存中读数据的 过程与上述写数据的过程类似，也需要经过多次交互才能完成。

现有的多控制器系统，例如包括三个或三个以上控制器的系统，采用 DMA引擎在多个控制器的内存之间的数据传输过程与双控制器系统中的数 据传输过程类似，同样需要经过多次交互才能完成。

在实现本发明的过程中，发明人发现，现有的双控制器系统或多控制器 系统中，控制器内存之间的数据传输过程需要进行多次交互才能完成，链路 的利用率较低。

发明内容

本发明实施例提供一种数据写入的方法、控制器和多控制器系统，以减 少双控制器系统或多控制器系统中的控制器在数据传输过程中的交互次数， 提高链路的利用率。

本发明实施例提供一种数据写入的方法，包括：

根据所述第一控制器中待写入数据的大小和目的地址在第二控制器被控 制的内存中分配相应的内存空间，所述内存由所述第一控制器通过快速外设 部件互连交换非透明桥所控制；

将所述待写入数据写入分配的内存空间。

本发明实施例还提供一种第一控制器，包括：

控制模块，用于通过快速外设部件互连交换非透明桥控制第二控制器的 一段内存；

分配模块，用于根据所述第一控制器中待写入数据的大小和目的地址在 所述第二控制器被所述控制模块控制的内存中分配相应的内存空间；

写入模块，用于将所述待写入数据写入所述分配模块分配的内存空间。

本发明实施例还提供一种多控制器系统，包括至少两个上述第一控制器。

通过本发明实施例，第一控制器通过快速外设部件互连交换非透明桥控 制第二控制器的一段内存，根据待写入数据的大小和目的地址在第二控制器 被控制的内存中分配相应的内存空间，并将待写入数据写入分配的内存空间。 从而减少了双控制器系统或多控制器系统中的控制器在数据传输过程中的交 互次数，提高了双控制器系统或多控制器系统中链路的利用率。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或 现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中 的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的数据写入的方法的流程图；

图2为本发明实施例二提供的内存物理地址映射的示意图；

图3为本发明实施例三提供的将待写入数据写入分配的内存空间的方法 的流程图；

图4为本发明实施例四提供的第一控制器的结构示意图；

图5为本发明实施例五提供的第一控制器的结构示意图。

具体实施方式

下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地 描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施 例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的 前提下所获得的所有其他实施例，都属于本发明保护的范围。