[发明专利]一种FPGA阵列处理板

权利要求书

1.一种FPGA阵列处理板，使用DSP芯片和多片FPGA芯片实现高速信号处理能力，其特征在于：该处理板包括一个电源模块、四个FPGA处理子模块、一个FPGA收发模块、一个互联芯片组模块和一个FPGA加载模块，其中：

电源模块用于向板上的各功能模块提供工作电压；

FPGA处理子模块和FPGA收发模块上均设计了多个源同步接口，4个FPGA处理子模块与FPGA收发模块之间通过这些源同步接口按全互联的拓扑结构互联，从而实现模块间点到点的高速数据传输；

FPGA处理子模块通过源同步接口连接至PMC接插件的JN3和JN4用于实现板间扩展；

FPGA收发模块通过源同步接口连接至CPCI自定义接插件J4和J5，用于实现板间扩展；

FPGA收发模块与互联芯片组模块间通过EMIF总线互联；

互联芯片组模块通过串行RapidIO接口在CPCI自定义接插件J3上实现板间互联；

FPGA加载模块包括一片CPLD芯片和一片NAND芯片，连接在互联芯片组模块的EMIF总线上，并与FPGA处理子模块以及FPGA收发模块的SelectMAP配置总线相连，实现对板上FPGA芯片的主机配置和CPLD配置两种配置方式，在主机配置方式下，主机通过PCI将配置程序传递给互联芯片组，由互联芯片组模块通过FPGA加载模块访问FPGA的SelectMAP配置接口，完成所有FPGA的配置；在CPLD配置模式下，首先通过互联芯片组将配置数据通过FPGA加载模块中的CPLD写入NAND存储体，上电后由CPLD读取NAND存储体内的配置数据，通过FPGA的SelectMAP配置接口完成FPGA的程序配置；

每个FPGA处理子模块包括有DDR SDRAM和ZBT SRAM，可用于保存运算数据和参数。

2.根据权利要求1所述的一种FPGA阵列处理板，其特征在于：使用5片FPGA组成处理阵列，整板峰值处理能力达到1280GMACS；4个FPGA处理子模块内部各包括1GB的DDR SDRAM，整板最大存储容量为4GB的DDR SDRAM；FPGA处理子模块和FPGA收发模块间通过源同步接口实现全互连，任意两个模块间的带宽为1.6GB/s；J4和J5连接器上实现4组1.6GB/s的源同步接口，J3上实现1.25Gbps 4x的串行RapidIO，JN3和JN4连接器上实现1.6GB/s的源同步接口， J1连接器上实现与主机通信的标准32bit/66MHz CPCI总线接口。

3.根据权利要求1所述的一种FPGA阵列处理板，其特征在于：使用CPCI 6U标准板型，工作在工控计算机平台，4个FPGA处理子模块以及一个FPGA收发模块均使用Xilinx公司的XC4VSX55型FPGA芯片，互联芯片组模块使用TI公司的TMS320C6455型DSP、PLX公司的PCI桥芯片PCI6466以及NationalSemiconductor公司的DP83865型PHY芯片，FPGA加载模块使用一片Xilinx公司的XC2C128型CPLD芯片和一片三星公司的K9F5608B型NAND芯片。