[发明专利]具有检错/纠错电路的非挥发存储器及其读写方法

权利要求书

1.一种从具有检错/纠错电路的非挥发存储器读取数据的方法，其特征在于，以检错/纠错码字为单位，从所述非挥发存储器的存储阵列中读取数据；所述检错/纠错码字，包括若干检错/纠错数据组以及与所述若干检错/纠错数据组相对应的校验位，一个检错/纠错数据组包含有至少两个字节。

2.如权利要求1所述的方法，其特征在于，获取所要读取的数据所在检错/纠错码字，利用其中的校验位对其中的检错/纠错数据组进行检错/纠错处理，然后以字节为单位进行输出。

3.一种向具有检错/纠错电路的非挥发存储器连续写入数据的方法，其特征在于，该方法包括：

获得外部输入数据的首地址及末地址；

根据所述首地址及末地址缓存所述外部输入数据；

若所述外部输入数据所在的检错/纠错数据组有部分字节不需要被替换，则从所述非挥发存储器的存储阵列中获得该不需要被替换的字节即回写数据并缓存；检错/纠错数据组包含有至少两个字节；

将所述外部输入数据，或者所述外部输入数据及回写数据，组成新的检错/纠错数据组，为所述新的检错/纠错数据组生成对应的校验位；

将所述新的检错/纠错数据组及对应的校验位写入到所述存储阵列。

4.如权利要求3所述的方法，其特征在于，所述外部输入数据，以字节为单位进行输入。

5.如权利要求3所述的方法，其特征在于，获得所述外部输入数据在所述非挥发存储器中的首地址后，根据所述首地址为所述外部输入数据连续分配存储地址，一直分配到所述末地址为止。

6.如权利要求3所述的方法，其特征在于，从所述存储阵列中获得所述回写数据的步骤，包括以检错/纠错码字为单位，读取所述首地址和/或末地址的数据所在的检错/纠错码字，从中获得所述回写数据；所述检错/纠错码字，包括若干检错/纠错数据组，以及与所述若干检错/纠错数据组相对应的校验位。

7.一种具有检错/纠错电路的非挥发存储器，包括存储阵列、写入状态机、缓冲器及检错/纠错电路，其特征在于：

所述存储阵列，用于读操作时完成以检错/纠错码字为单位的数据输出，写操作时完成以检错/纠错码字为单位的数据连续写入；

所述写入状态机，用于接收读操作指令或写操作指令；

根据所述读操作指令，以检错/纠错码字为单位，从所述存储阵列中读取数据；所述检错/纠错码字，包括若干检错/纠错数据组以及与所述若干检错/纠错数据组相对应的校验位，一个检错/纠错数据组包含有至少两个字节；

根据所述写操作指令，获得外部输入数据的首地址及末地址，并根据所述首地址及末地址缓存所述外部输入数据；判断所述外部输入数据所在的检错/纠错数据组是否有部分字节不需要被替换，是则从所述存储阵列中获得该不需要被替换的字节即回写数据，将所述外部输入数据，或者所述外部输入数据及回写数据存入所述缓冲器；

所述检错/纠错电路，用于对从所述存储阵列中读取数据进行检错/纠错，为所述缓冲器中由所述外部输入数据，或者所述外部输入数据及回写数据组成的新的检错/纠错数据组产生校验位。

8.如权利要求7所述的非挥发存储器，其特征在于，所述非挥发存储器的外部接口以字节为单位进行数据的输入或输出。

9.如权利要求7所述的非挥发存储器，其特征在于，写入状态机获得所述外部输入数据在所述非挥发存储器中的首地址后，根据所述首地址为所述外部输入数据连续分配存储地址，一直分配到末地址为止。

10.如权利要求7所述的非挥发存储器，其特征在于，所述不需要被替换的字节，以ECC码字为单位从所述存储阵列中读取，并以字节为单位获得所述回写数据。

11.如权利要求7所述的非挥发存储器，其特征在于，所述非挥发存储器还包括：

输入单元，用于以字节为单位存储数据，包括二选一多路选择器；

输出单元，用于以字节为单位输出数据，包括多路选择器；

所述写入状态机，根据所述读操作指令向所述输出单元发送输出选通信号，指示所述输出单元对所述检错/纠错码字中的检错/纠错数据组按字节输出；根据所述写操作指令向所述输入单元发送输入选通信号，指示所述输入单元将所述外部输入数据，或者所述外部输入数据及回写数据存入所述缓冲器。

12.如权利要求7所述的非挥发存储器，其特征在于，所述写入状态机通过一控制信号的不同逻辑值，来指示所述检错/纠错电路对从所述存储阵列中读取的数据进行检错/纠错，或者为所述新的检错/纠错数据组产生校验位。