[发明专利]串并转换接口数据采集方法和装置

说明书

技术领域

本发明涉及通信技术，尤其涉及一种串并转换接口数据采集方法和装置。

背景技术

随着科学技术的迅速发展，单板上的芯片数目越来越多，芯片之间进行通信。一般情况下，多块专用集成电路(Application Specific IntegratedCircuits，以下简称：ASIC)通过接口交换芯片或接口现场可编程门矩阵(Field Programmable Gate Array)连接。若多块ASIC之间进行高速通信时，需要在高速接口中加入串并转换器(Serializer/deserializer，以下简称：Serdes)，该加入了Serdes的高速接口称为Serdes接口。

在单板启动或复位时，Serdes接口容易出现异常情况。然而，由于Serdes接口位于ASIC内部，当Serdes接口发生异常时，外界无法定位Serdes接口的问题所在。

发明内容

本发明实施例提供了一种串并转换接口数据采集方法和装置，用以实现采集Serdes接口数据，从而快速定位Serdes接口的问题所在。

本发明实施例提供了一种串并转换接口数据采集方法，包括：

根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；

在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。

本发明实施例还提供了一种串并转换接口数据采集装置，包括：

第一采集模块，用于根据数据采集启动信号的指示，采集预设数量的串并转换接口数据；

停止采集模块，用于在所述预设数量的串并转换接口数据采集结束后，停止采集串并转换接口数据。

本发明实施例提供的串并转换接口数据采集方法和装置，根据数据采集启动信号的指示，采集预设数量的Serdes接口数据，从而可以通过分析采集的Serdes接口数据快速定位Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。

附图说明

图1为本发明Serdes接口数据采集方法第一实施例的流程图；

图2为本发明Serdes接口数据采集方法第二实施例的流程图；

图3为本发明Serdes接口数据采集方法第二实施例的流程图；

图4为本发明Serdes接口数据采集装置第一实施例的结构示意图；

图5为本发明Serdes接口数据采集装置第二实施例的结构示意图；

图6为本发明Serdes接口数据采集装置第三实施例的结构示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

如图1所示，为本发明Serdes接口数据采集方法第一实施例的流程图，具体可以包括如下步骤：

步骤11、采集电路根据数据采集启动信号的指示，采集预设数量的Serdes接口数据；

具体地，采集电路为设置在Serdes接口并且独立于Serdes接口逻辑电路之外的一个硬件逻辑电路，其可以采集Serdes接口数据。数据采集启动信号的指示可以由外部处理器发送，也可以在Serdes接口逻辑电路发现Serdes接口发生异常等情况时，例如，信号丢失(Loss of signal，以下简称：LOS)、编码错误、锁相环(Phase-locked Loop，以下简称：PLL)失锁、10毫秒BFN帧异常、异步先进先出(First In First Out，以下简称：FIFO)等，由Serdes接口逻辑电路发送，具体采用哪种触发方式，由外部处理器选择。此外，预设数量可以根据不同应用场景灵活设定。

步骤12、在预设数量的Serdes接口数据采集结束后，采集电路停止采集Serdes接口数据；

具体地，在Serdes接口电路停止采集Serdes接口数据后，可以输出采集结束标识，直到外部处理器再次启动回到待采集状态。然后技术人员可以分析采集的Serdes接口数据，定位Serdes接口的问题所在。

本实施例通过采样电路在数据采集启动信号的指示下，采集预设数量的的Serdes接口数据，从而可以通过分析采集Serdes接口数据快速定位Serdes接口的问题所在，保证快速隔离与解决Serdes接口问题。