[发明专利]一种序列密码实现方法和装置

说明书

技术领域

本发明涉及加密技术，特别涉及一种序列密码实现方法和装置。

背景技术

序列密码是军事和外交场合使用的主要密码技术之一，其主要原理是通过有限状态机产生性能优良的伪随机序列，并使用该伪随机序列加密信息流(逐比特加密)以得到密文序列。序列密码技术的安全强度完全决定于它所产生的伪随机序列的好坏。

现有技术中产生伪随机序列的方式主要包括：

1、利用n阶非线性反馈函数产生大周期的非线性序列，将该非线性序列作为所需的伪随机序列。这种方式具有较好的密码学性质，但选择合适的非线性反馈函数比较困难。

2、利用线性移位寄存器序列加非线性前馈函数产生前馈序列，将该前馈序列作为所需的伪随机序列，但如何控制序列相位以及如何选择合适的非线性前馈函数也比较困难。

3、利用一个寄存器序列作为时钟，控制另一个寄存器序列(或自己控制自己)来产生钟控序列，将该钟控序列作为所需的伪随机序列，但这种钟控序列具有很大的线性复杂度。

4、组合运用以上方法，但理论上比较难控制。

发明内容

有鉴于此，本发明的主要目的在于提供一种序列密码实现方法，能够简单方便地得到所需的伪随机序列，且具有较高的安全性。

本发明的另一目的在于提供一种序列密码实现装置，能够简单方便地得到所需的伪随机序列，且具有较高的安全性。

为达到上述目的，本发明的技术方案是这样实现的：

一种序列密码实现方法，包括：

将预先设定的128比特的初始密钥和128比特的初始向量进行密钥扩展运算，得到16个31比特的状态变量；

利用所述状态变量进行N轮运算，所述N为正整数；其中，每轮运算依次包括：比特重组、非线性状态过滤运算以及变量初始化模式运算；

将N轮运算后的输出结果依次进行：比特重组、非线性状态过滤运算并丢弃输出结果，以及变量工作模式运算；

在每个时钟节拍内，分别依次进行：比特重组、非线性状态过滤运算、异或运算以及变量工作模式运算，得到32比特的伪随机序列。

一种序列密码实现装置，包括：

密钥扩展单元，用于将预先设定的128比特的初始密钥和128比特的初始向量进行密钥扩展运算，得到16个31比特的状态变量，并通过控制单元采用任意方式将所述16个状态变量分别装入到线性反馈移位寄存器单元中的16个31比特寄存器中，作为所述16个31比特寄存器的初始状态字；

所述控制单元，用于利用所述16个初始状态字进行N轮运算，所述N为正整数，其中，每轮运算过程中，所述控制单元依次调用比特重组单元、非线性状态过滤运算单元以及位于所述线性反馈移位寄存器单元中的反馈子单元，以完成比特重组、非线性状态过滤运算和变量初始化模式运算；N轮运算结束后，依次调用所述比特重组单元、非线性状态过滤运算单元以及反馈子单元，以完成比特重组、非线性状态过滤运算并丢弃运算结果和变量工作模式运算；随后在每个时钟节拍内，依次调用比特重组单元、非线性状态过滤运算单元、密钥字输出单元以及反馈子单元，以完成比特重组、非线性状态过滤运算、异或运算和变量工作模式运算，得到32比特的伪随机序列；

其中，

所述比特重组单元，用于根据所述线性反馈移位寄存器单元中的16个状态字重组出4个32比特字；

所述非线性状态过滤运算单元，用于根据重组出的前3个32比特字，计算得到非线性状态过滤运算结果；

所述密钥字输出单元，用于根据所述非线性状态过滤运算结果以及重组出的第4个32比特字进行异或运算，得到32比特的伪随机序列输出；

所述反馈子单元，用于对所述16个31比特寄存器中的状态字进行更新。

与现有技术相比，本发明所述方案实现起来简单方便，而且具有较高的安全性。

附图说明

图1为本发明方法实施例的流程图。

图2为本发明装置实施例的组成结构示意图。

具体实施方式

为解决现有技术中存在的问题，本发明中提出一种全新的序列密码实现方案，主要包括三层逻辑结构：线性反馈移位寄存器(LFSR)、比特重组以及非线性状态过滤运算。

为使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明所述方案的具体实现作进一步地详细说明。

图1为本发明方法实施例的流程图。如图1所示，包括以下步骤：

步骤101：将预先设定的128比特的初始密钥和128比特的初始向量进行密钥扩展运算，得到16个31比特的状态变量。