[发明专利]数字控制且级数可调的环形振荡器

说明书

技术领域

“数字控制且级数可调的环形振荡器”直接应用于片上时钟环形振荡器的设计。所提出的电路是一类具有振荡器级数可调并且延时单元延时可调的环形振荡器。

背景技术

随着集成电路工艺的进步，集成电路的规模和复杂性日益增大。片上时钟的集成、功耗等问题越来越受到人们的重视。环形振荡器由于具有占用芯片面积小、易于集成、频率可调范围大等优势在片上集成时钟领域逐渐受到青睐。

频率可调的环形振荡器通常是由差分结构的延时单元环状相连构成振荡器。其频率调整的方式包括调整控制电压VC、调整尾电流控制电压VG(见文献：Per Finnstam.MikaelDesign of CMOS ring oscillator.CircuitDesign Group Department of Signals and Systems Chalmers University ofTechnologySweden，2005)(图1)。对于中心频率在1G左右的环形振荡器，单独调整控制电压VC频率变化可以达到1G(见文献：Luciano Severinode Paula，Eric Fabris，Sergio Bampi，Altamiro Amadeu Susin A HIGH SWING LOWPOWER CMOS DIFFERENTIAL VOLTAGE-CONTROLLED RINGOSCILLATOR.Proceedings of the IEEE Computer Society AnnualSymposium on VLSI Pages 467-470 Year of Publication：2007ISBN：0-7695-2896-1).单独调整电流源控制电压VG频率可从几十兆变化到1G以上。

差分结构的延时单元一般采用对称负载，可以在一定程度上抵消电源、地带来的噪声。如图1中的P1、P2。P1、P2具有相同的尺寸。其中P1接成二极管形式，P2栅极接控制电压。随着控制电压的下降，P2变化由线性电阻区到饱和区，从而漏级输出电流变大，延时单元延时变小，频率升高。

同时我们可以通过改变电流源的电流大小来改变频率。如图1中，我们改变VG，则电流源的电流改变，等效RC电路充放电时间改变，导致频率变化。

但是上述两种调节频率的方法主要存在两个问题：

1.只改变延时单元的延时大小，频率调节范围有限。

2.可调电压与输出频率呈非线性关系，倍频、分频等工作需要添加很多电路。

发明内容

本发明的目的在于扩大片上环形振荡器输出频率的可调范围，加入数字控制电路使得倍频、分频易于实现。

本发明的特征在于：

由6个延时单元D1～D6、10个传输门TG1～TG10，和一个控制电路共同组成，其中：

第一延时单元D1、第二延时单元D2、第四延时单元D4、第五延时单元D5共4个延时单元组成4级环形振荡器，其工作时其余各级环形振荡器断开；

所述第一延时单元D1、所述第二延时单元D2、所述第四延时单元D4、所述第五延时单元D5、以及第三延时单元D3共5个延时单元组成5级环形振荡器，其工作时其余各级环形振荡器断开；

所述第一到第五延时单元D1～D5、以及第六延时单元D6共6个延时单元组成6级环形振荡器，其工作时其余各级环形振荡器断开；

所述10个传输门TG1～TG10分别控制所述各延时单元的接入与隔离；

所述控制电路控制传输门的通断；

所述各个延时单元均含有：5个PMOS管MP1～MP5和4个NMOS管MN1～MN4，其中：

第一PMOS管MP1，栅极接控制电压VC，源级接电源电压VDD，

第三PMOS管MP3和第四PMOS管MP4，源级互连后接所述第一PMOS管MP1的源级，而所述第三PMOS管MP3的栅极接所述第四PMOS管MP4的漏级，所述第四PMOS管MP4的栅极接所述第三PMOS管MP3的漏级，

第二PMOS管MP2和第五PMOS管MP5，所述第二PMOS管MP2的栅极和本身的漏级相连后再与所述第三PMOS管MP3的漏级互连，构成第一输出端OUT1，所述第五PMOS管MP5的栅极和本身的漏级相连后再与所述第四PMOS管MP4的漏级互连，构成第二输出端OUT2，所述第二PMOS管MP2和所述第五PMOS管MP5两者的源级相连后再与所述第一PMOS管MP1的漏级相连，

第一NMOS管MN1，栅极接所述第一输出端OUT1，漏级接所述第二输出端OUT2，而源级接地，