[发明专利]锁相环电路及其充电方法

说明书

技术领域

本发明涉及锁相环技术领域，特别涉及锁相环电路及其充电方法。

背景技术

为得到较好的噪声性能，PLL电路(Phase Locked Loop，锁相环电路)的滤波器一般采用无源器件构成，在低带宽应用中，无源滤波器的电容容值较大，PLL电路完成锁定需要较长的时间。在对系统的锁定时间有严格要求的情况下，又保持PLL电路的低带宽，一般做法会增加快速锁定电路，帮助PLL电路以尽量短的时间达到稳定。

图1为现有的一种较常用的带有快锁电路的PLL电路。为了增加快速锁定电路，在PLL电路的滤波器101上接一个P型场效应管102(记作MP1)，这个MP1的栅极需要接一个控制信号(图中记作input)。当PLL电路开始工作时，input为低电平，此时MP1会打开。图示电路中，MP1的尺寸一般取得较大，目的是在打开时MP1有足够的电流给滤波器101的电容充电。电路中VCTRL处的电压开始时是未知的，因为滤波器101的电容上的残留电荷是未知的(也许只有0伏或其它某个固定电压)。MP1打开后，随着滤波器101中的电容不断充电，VCTRL处的电压也不断上升，当某个时刻，input信号由低电平变高电平后，MP1关断，此时充电过程结束，滤波器101上的电压VCTRL为某个固定电压。此时PLL利用其负反馈原理开始正式的锁定过程。

在对现有技术进行分析后，发明人发现PLL电路的现有的快锁电路存在以下缺陷：

事先无法预知滤波器上的电压VCTRL在充电过程完成后会是多少，因此现有的快锁电路无法为PLL电路提供一个较佳的VCTRL电压来尽量缩短PLL电路的锁定时间。

发明内容

本发明实施例提供了锁相环电路及其充电方法以缩短锁相环电路的锁定时间。

一种锁相环电路，包括依次电性连接的鉴相器、滤波器、压控振荡器和分频器，所述鉴 相器的两个输入端分别接参考频率信号和所述分频器输出端输出的分频信号，所述鉴相器输出的信号经所述滤波器之后变为电压信号输入所述压控振荡器，压控振荡器产生的时钟信号经所述分频器分频之后送入所述鉴相器，其特征在于，所述锁相环电路还包括与所述滤波器相连的充电电路，所述充电电路包括阈值判断模块、接收模块、和充电模块；

阈值判断模块，用于输出信号给接收模块，当所述滤波器的电压充电到预设阈值时，输出有效信号至所述接收模块；

接收模块，用于接收触发信号，并根据所述触发信号输出第一控制信号给所述充电模块；接收所述阈值判断模块输出的信号，当所述阈值判断模块输出的信号为有效信号时，输出第二控制信号给所述充电模块；

充电模块，用于当接收到所述第一控制信号时，给所述滤波器充电；当接收到所述第二控制信号时，停止给所述滤波器充电。

本发明实施例可以事先设定滤波器充电完成时的预设阈值电压，从而可以为锁相环电路提供一个较佳的电压来尽量缩短锁相环电路的锁定时间。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有的一种带有充电电路的锁相环电路图；

图2是本发明实施例提供的一种锁相环电路示意图；

图3是本发明实施例提供的第一种锁相环电路图；

附图说明

图4是本发明实施例提供的锁相环及其充电电路的各节点波形图；

图5是本发明实施例提供的另一种种锁相环电路图；

图6是本发明实施例提供的锁相环的充电方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描 述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。