[发明专利]一种高速总线向低速总线写入、读取数据的方法和装置

说明书

技术领域

本发明涉及总线设计技术领域，特别是涉及一种高速总线向低速总线写 入、读取数据的方法和装置。

背景技术

在嵌入式系统中，通常存在多种处理器和专用芯片，各自完成不同的任务， 如网络协议处理、信号调制解调处理、语音编解码处理、信号控制处理等。一 般设计中，用64位宽或32位宽高速宽位处理器处理网络协议，由专用芯片来 处理信号调制解调、语音编解码、信号控制等，专用芯片往往直接挂在处理器 的总线上，在这些处理器和专用芯片之间通过总线进行大量的数据传输。

高速宽位处理器如英特尔公司的StongArm等精简指令处理器(RSIC CPU)，通常它们的内频运行在200MHz以上，总线为64位宽或32位宽的高 速总线如先进微控制器总线体系结构(AMBA，Advanced Microcontroller Bus Architecture)总线，而其外部总线频率则一般为400KHz-1MHz的8位宽串行 低速总线如内部集成电路(IIC，Inter-Integrated Circuit)总线，这些高速总线 和低速总线的数据传输速度不同，传输协议各异，在交换数据时，无论处理器 总线宽度是多少，都只能以字节宽度进行传输，一个64位宽的双字传输要分 成8个字节传输周期来完成。在进行通讯时，由于高速宽位处理器的运行速度 远远高于专用芯片等串行接口的速度，因此造成了高速设备与低速串口之间的 通讯障碍。

为了解决这一问题，中国专利公开号为CN1407467A，公开日为2003年4 月2日的专利申请公开了一种总线-总线快速传输装置，所述装置包括：核心 控制模块、数据存取模块、高速宽位处理器控制接口模块、高速宽位主从或直 接内存存取控制接口模块、低速接口处理器或专用芯片控制接口模块、中断控 制模块及寄存器；所述核心控制模块：作为整个装置的控制核心，负责整个装 置的状态处理、状态机的迁延、其它模块的管理和协调等；所述数据存取模块： 包括数据存储区、数据驱动器、数据选择器等，输入/输出数据通过数据驱动 器和数据选择器在核心控制模块的控制下存入数据存储区或从数据存储区取 出；所述高速宽位处理器控制接口模块：作为与高速宽位处理器的接口，使高 速宽位处理器对本装置进行初始化和控制，并完成对低速接口处理器或专用芯 片的直接控制；所述高速宽位主从或直接内存存取控制接口模块：在高速宽位 处理器和低速接口处理器或专用芯片之间存在大批量数据交换时，产生各种主 从或直接内存存取控制信号，送往核心控制模块；所述低速接口处理器或专用 芯片控制接口模块：作为与低速接口处理器或专用芯片的控制接口，与核心控 制模块、数据存储模块相连；所述中断控制模块：负责各种中断信号的接收和 产生，用于控制高速宽位处理器的中断；所述寄存器：接收来自高位处理器的 数据，在核心控制模块的控制下，存取各模块的状态、控制、接收请求及响应。

上述现有技术方案是在64位宽或32位宽高速处理器与8位宽低速接口处 理器或专用芯片之间加入一总线-总线数据快速传输装置，两者的数据传输总 线不直接相连，而分别与所述装置相连。可以看出，该方案当高、低速设备间 有大批量数据传输时，因高速宽位处理器只与总线-总线数据快速传输装置以 64位宽或32位宽高速传输数据，因而节省了大量总线占用时间，提高了系统 处理能力。但是，采用这种硬件方式处理高、低速设备的大量数据传输问题时， 一方面，采用这种方式不够灵活，通用性差，一旦接口位宽发生改变时，则需 要对此装置硬件进行改动；另一方面，这种方案需要将寄存器分为地址寄存器 和数据寄存器，地址寄存器用来存放地址数据，数据寄存器则存放实际写入数 据，因为寄存器的区别使用从而占用了较多的寄存器资源。而寄存器虽然访问 速度快但占用面积较大、造价较高，造成了嵌入式系统芯片空间的较多占用， 也提高了硬件成本。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够有效 解决嵌入式系统中高速设备和低速设备间的不同位宽总线数据传输问题，且具 有较好的灵活性和通用性，不必改动底层硬件行为。

发明内容

本发明所要解决的技术问题是提供一种总线数据传输方法和装置，能够有 效解决嵌入式系统中高速设备和低速设备间的不同位宽总线数据传输问题，且 具有较好的灵活性和通用性，不必改动底层硬件行为。

为了解决上述问题，本发明实施例提供了一种高速总线向低速总线写入数 据的方法，包括以下步骤：