[发明专利]一种输入/输出总线时序参数确定方法及装置

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种输入/输出总线时序参数确定方法及装置。

背景技术

输入/输出总线(IO-BUS，Input/Output BUS)作为一种成熟的芯片间总线，广泛应用于各种单板类产品，其布线简单，技术成熟。目前无线各个制成板上的主要器件如：CPU、复杂可编程逻辑器件(CPLD，Complexprogrammable Logical Device)、逻辑芯片以及数字信号处理器(DSP，Digital Signal Processor)的外挂双倍速率SDRAM(DDR，Dual Data RateSDRAM)都是通过该总线被其他器件所访问的。IO-BUS不仅在全球微波接入互操作性(WiMAX，World Interoperability for MicrowaveAccess)基站中承担控制命令的传输，如，芯片寄存器的访问任务，更肩负着业务数据的传送，如，基带基站处理单元BBI(Baseband Base Station Uint)单板内CPU和现场可编程逻辑门阵列(FPGA，Field Programmable Gate Array)之间的高级数据链路控制(HDLC，High Data Link Control)数据的传输等。

在对单板进行大批量测试时，经常面临IO-BUS对外挂芯片的访问会出现不同概率的“访问失败”，经分析，所述访问失败主要原因在于：不同的单板之间由于器件本身个体差异、印刷电路板(PCB，Printed Circuit Board)差异、硬件走线长短的微妙不同等，造成了单板之间对于IO-BUS最优时序参数之间的差异。

现有技术为解决上述问题采用的技术方案为：

选择最为宽松的配置项，如针对参数WAIT_TO_DATA，选择一个对于所有可能都尽量足够的数值，例如，参数WAIT_TO_DATA为WE信号建立以后DATA需要保持的时间，在某些单板上WAIT_TO_DATA设置为2ns即可满足要求，但在其他单板或某些情况下，该参数需要设置为4ns，即4个CPU的工作CLOCK。按照目前的做法，各个单板的配置是相同的，使用4ns作为WAIT_TO_DATA的最终配置。

发明人在实践过程中，发现现有技术至少存在如下缺点：

现有技术存在访问时间浪费问题，即为了个别单板的差异而牺牲了大多数单板的访问时间。

发明内容

本发明实施例提供一种输入/输出总线时序参数确定方法及装置，区分单板的差异选择不同的IO-BUS时序参数，同时避免访问时间浪费问题。

本发明实施例是通过以下技术方案实现的：

本发明实施例提供一种输入/输出总线时序参数确定方法，包括：

选择一组输入/输出总线时序参数，以所述选择的一组时序参数的初始值作为动态扫描的中心值，将该初始值调整至规定边界，并固定所述输入/输出总线的其他组时序参数值，以所述初始值调整至规定边界后的值以及所述其他组时序参数值配置所述输入/输出总线时序参数；

通过配置时序参数后的输入/输出总线访问至少两个地址规定次数；

若规定次数访问所述地址均成功，则将所述选择的一组时序参数的当前值作为所述选择的一组时序参数的确定值。

本发明实施例提供一种输入/输出总线时序参数确定装置，包括：

选择单元，用于选择一组输入/输出总线时序参数；

动态扫描单元，用于以所述选择的一组时序参数的初始值作为动态扫描的中心值，将该初始值调整至规定边界，并固定所述输入/输出总线的其他组时序参数值，以所述初始值调整至规定边界后的值以及所述其他组时序参数值配置所述输入/输出总线时序参数，并通过配置时序参数后的输入/输出总线访问至少两个地址规定次数；

确定单元，用于根据动态扫描过程中规定次数访问地址是否成功来确定时序参数的确定值，若规定次数访问所述地址均成功，则将所述选择的一组时序参数的当前值作为所述选择的一组时序参数的确定值。

由上述本发明实施例提供的技术方案可以看出，本发明实施例可以动态扫描IO-BUS各组时序参数，从而可以根据各单板的个体差异和运行环境的不同选择适合的IO-BUS时序参数，且有效避免了访问时间浪费的问题，进而有效解决了运行效率和运行稳定性之间的矛盾。

附图说明

图1为本发明一个实施例IO-BUS时序参数确定方法流程图；

图2为本发明又一实施例IO-BUS时序参数确定方法流程图；

图3为本发明一个实施例IO-BUS时序参数确定装置结构示意图；