[发明专利]TFT-LCD阵列基板及其制造方法有效
申请号: | 200910077686.3 | 申请日: | 2009-02-11 |
公开(公告)号: | CN101799603A | 公开(公告)日: | 2010-08-11 |
发明(设计)人: | 刘翔;林承武;陈旭;谢振宇;车春城 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;H01L27/12;H01L21/84 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 曲鹏 |
地址: | 100176 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | tft lcd 阵列 及其 制造 方法 | ||
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法,尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay,简称TFT-LCD)具有体积小、功耗低、无辐射等特点,在当前的平板显示器市场中占据了主导地位。
TFT-LCD主要由对盒的阵列基板和彩膜基板构成,其中阵列基板上形成有矩阵式排列的薄膜晶体管和像素电极,每个像素电极由薄膜晶体管控制。当薄膜晶体管打开时,像素电极在打开时间内充电,充电结束后,像素电极电压将维持到下一次扫描时重新充电。一般来说,液晶电容不大,仅靠液晶电容不能维持像素电极的电压,因此现有设计均设置一个存储电容来保持像素电极的电压。通常,存储电容的主要类型为:存储电容在栅线上(CsonGate)、存储电容在公共电极线上(CsonCommon)和组合结构,组合结构是指存储电容一部分在栅极扫描线上,另一部分在公共电极线上。但无论是哪种类型,现有技术均是采用栅金属层薄膜作为存储电容一个电极板,与作为存储电容另一个电极板的像素电极之间夹设有栅绝缘层薄膜和钝化层薄膜。由存储电容的计算公式可知,单位面积存储电容的大小与两电极板之间的距离成反比,由于现有TFT-LCD阵列基板中存储电容两电极板之间夹设栅绝缘层薄膜和钝化层薄膜,两电极板之间的距离较大,因此导致单位面积存储电容相对较小。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法,不仅可以有效提高单位面积存储电容,还具有高开口率和高显示亮度等优点。
为了实现上述目的,本发明提供了一种TFT-LCD阵列基板,包括形成在基板上的栅线和数据线,所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管,所述栅线的上方形成有与所述像素电极一起构成存储电容的存储电极,所述像素电极通过所述钝化层过孔与漏电极连接。
所述存储电极与所述数据线同层设置。
所述存储电极通过栅绝缘层薄膜上开设的栅绝缘层过孔与所述栅线连接。
所述存储电极分段设置在所述数据线两侧的栅线的上方。
所述像素区域内还形成有遮挡条,所述遮挡条与所述存储电极同层设置,并与所述存储电极连接。
为了实现上述目的,本发明还提供了一种TFT-LCD阵列基板制造方法,包括:
步骤1、在基板上沉积栅金属层薄膜,通过构图工艺形成包括栅线和栅电极的图形;
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜,通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方;
步骤3、在完成步骤2的基板上沉积源漏金属层薄膜,通过构图工艺形成包括数据线、源电极、漏电极、TFT沟道区域和存储电极的图形,所述存储电极位于所述数据线两侧的栅线之上,且通过所述栅绝缘层过孔与所述栅线连接;
步骤4、在完成步骤3的基板上沉积钝化层薄膜,通过构图工艺形成包括钝化层过孔的图形,所述钝化层过孔位于所述漏电极的上方;
步骤5、在完成步骤4的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,所述像素电极通过所述钝化层过孔与漏电极连接。
所述步骤2包括:
采用等离子体增强化学气相沉积方法依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜;
采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形,所述栅绝缘层过孔位于所述栅线的上方。
所述采用半色调或灰色调掩模板通过构图工艺形成包括有源层和栅绝缘层过孔的图形包括:
在所述掺杂半导体层薄膜上涂覆一层光刻胶;
采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域;光刻胶完全保留区域对应于有源层图形所在区域,光刻胶完全去除区域对应于栅绝缘层过孔图形所在区域,光刻胶半保留区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度减少;
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜、半导体层薄膜和栅绝缘层薄膜,形成栅绝缘层过孔图形;
通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的掺杂半导体层薄膜;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910077686.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于双囊袋制作的双面热封滤纸及其制备方法
- 下一篇:一种信息接收装置