[发明专利]一种数据处理装置及其方法

权利要求书

1.一种数据处理装置，其特征在于，包括：

交织器，所述交织器将输入信息序列进行交织，得到交 织后的序列其中K表示输入信息序列的比特分组的 数目；

分量编码器，所述分量编码器将所述输入信息序列以及 交织处理后的序列依次送入分量编码器进行第一次 编码，得到分量编码器的寄存器第一次编码结束时的状态值S，根据S、K 以及交织器的个数查表获得相应的循环状态值，将所述循环状态值初始化 分量编码器的寄存器，再将所述输入信息序列以及交织处 理后的序列依次送入分量编码器进行第二次编码分 别输出校验序列X1p={x0p,x1p,...,xK-1p}]]>和X2p={xkp,xk+1p,...,x2K-1p},]]>将所述输入信息序列 Xs={x0s,x1s,...,xK-1s}]]>和校验序列Xp={x0p,x1p,...,x2K-1p}]]>输出，

其中，所述分量编码器包括递归卷积编码器，且所述校验序列和由前馈多项式{1,0,1,1}和/或{1,0,0,1}输出，并且所述数据处理装置还包 括速率匹配器，所述速率匹配器包括比特分配器、子交织器、比特收集处 理器、以及比特选择和修剪器，

在所述校验序列和由前馈多项式{1,0,1,1}或{1,0,0,1}输出的 情况下，

所述比特分配器将信息序列和校验序列 分为4路信号序列输出，每路信号序列的长度是L_d=K比 特，分配准则为：

dk(0)=xks(A),dk(1)=xks(B),dk(2)=xkp(Y),dk(3)=xK+kp(Y),]]>或者

dk(0)=xks(A),dk(1)=xks(B),dk(2)=xkp(W),dk(3)=xK+kp(W),]]>其中为输入信 息序列X^s中K组比特的一半比特，为输入信息序列X^s中K组比特的 另一半比特，和为前馈多项式{1,0,1,1}输出的比特，和 为前馈多项式{1,0,0,1}输出的比特，k=0,...,K-1；

所述子交织器接收一路经所述比特分配器输出的比特流进入交织 矩阵T，以交织函数对每一 路经所述比特分配器输出的比特流交织后输出V， V={v0,...,v4KΠ-1}={v0(0),...,vKΠ-1(0),v0(1),...,vKΠ-1(1),v0(2),...,vKΠ-1(2),v0(3),...,vKΠ-1(3)},]]>其中v_k为比特流 V中的第k个比特，k=0,...,4K_Π-1，为第i路经过子交织器处理后输出的 第t个比特，t=0,...,K_Π-1，i=0,1,2,3，δ为整数，P为将交织矩阵T进行列置 换的置换矢量，为T的行数、为T的列数，

所述比特收集处理器接收所述子交织器输出的比特流V后，对 比特流V进行交错处理后输出，输出准则为：

w_2k=v_k，w2k+1=vKΠ+k,w2KΠ+2k=v2KΠ+k,w2kΠ+2k+1=v3KΠ+k,]]>其中k=0,...,K_Π-1；

所述比特选择和修剪器接收所述比特收集处理器输出的比特流， 对空余符号进行丢弃，形成待传输的比特流；

以及在所述校验序列和由前馈多项式{1,0,1,1}和{1,0,0,1}输 出的情况下，

所述比特分配器将信息序列和校验序列 分为6路信号序列输出，每路信号序列的长度是L_d=K比 特，分配准则为：

dk(0)=xks(A),dk(1)=xks(B),dk(2)=xkp(Y),dk(3)=xK+kp(Y),dk(4)=xkp(W),dk(5)=xK+kp(W),]]>其中为输入信息序列X^s中K组比特的一半比特，为输入信息序列 X^s中K组比特的另一半比特，和为前馈多项式{1,0,1,1}输出 的比特，和为前馈多项式{1,0,0,1}输出的比特，k=0,...,K-1；

所述子交织器接收一路经所述比特分配器输出的比特流进入交织 矩阵T，以交织函数对每一 路经所述比特分配器输出的比特流交织后输出V， V={v0,...,v6KΠ-1}={v0(0),...,vKΠ-1(0),v0(1),...,vKΠ-1(1),v0(2),...,vKΠ-1(2),v0(3),...,vKΠ-1(3)v0(4),...,vKΠ-1(4)v0(5),...,vKΠ-1(5)}]]>其中v_k为比特流V中的第k个比特，k=0,...,6K_Π-1，为第i路经过子交织 器处理后输出的第t个比特，t=0,...,K_Π-1，i=0,1,...,5，δ为整数，P为将交 织矩阵T进行列置换的置换矢量，为T的行数、为T的列数， KΠ=RsubblockTc×CsubblockTC;]]>

所述比特收集处理器接收所述子交织器输出的比特流V后，对比 特流V进行交错处理后输出，输出准则为：

w_2k=v_k，w2k+1=vKΠ+k,w2KΠ+2k=v2KΠ+k,w2kΠ+2k+1=v3KΠ+k,w4KΠ+2k=v4KΠ+k,]]>w4KΠ+2k+1=v5KΠ+k,]]>其中k=0,...,K_Π-1；

所述比特选择和修剪器接收所述比特收集处理器输出的比特流， 对空余符号进行丢弃，形成待传输的比特流。