[发明专利]高速多链路环网系统的硬件结构

权利要求书

1.一种高速多链路环网系统的硬件结构，包括采用接触型插槽结构的环 网总线、以及插于环网总线的总线插槽的上设有功能模块电路的功能模块插 板，其特征在于：还包括至少一路包含与总线插槽等数量的高速2×2模拟交叉 开关的通信链路、以及控制通信链路中各开关工作模式的控制模块，通信链路 的开关依次置于环网总线的相邻总线插槽之间，通信链路中开关的输入端IN0 与前一开关的输出端OUT0相连，输出端OUT0与后一开关的输入端IN0相连， 开关的输入端IN1与前一总线插槽的信号输出引脚相连，输出端OUT1与后一 总线插槽的信号输入引脚相连；所述控制模块包括输入端与各总线插槽控制信 号输出引脚相连的可编程门阵列FPGA、与可编程门阵列FPGA输出端连接的 开关管理电路，通信链路中各开关的片选端与开关管理电路的输出端连接；所 述环网总线包含与各总线插槽引脚相连的用以判断总线插槽内是否插有功能 模块插板的状态信号总线；功能模块插板上设有并行I/O端口与功能模块电路 并行I/O端口连接的低压差分信号收发器，低压差分信号收发器的串行I/O端 口与插板上同总线插槽信号输入/输出引脚对应的信号输入/输出“金手指”相 连。