[发明专利]基于DSP和FPGA的雷达图像采集卡

说明书

技术领域

本发明涉及一种基于DSP和FPGA的雷达图像采集卡，属于雷达领域。

背景技术

雷达图像采集卡(简称雷达采集卡)是船载航行数据记录仪的重要组成部分，是专用的雷达接口，用于采集船舶雷达显示器上实际显示的全部信息。这些信息包括任何距离圈或标志、方位标志、电子标绘符号、雷达图、选择的部分SENC(System Electronic Navigational Chart，系统电子导航图)或其他电子海图、航线计划、导航数据、航行警报和在显示器上可见的雷达状况据等。采集的信息通过一定的处理和传送，最后储存到数据保护容器中，如实地再现了采集时所显示的完整的雷达信息。

VDR雷达采集卡应采集的是雷达显示器视频缓存输出的VGA模拟信号，需要将模拟的雷达图像信号转换为数字的图像信号。另一方面，对于一幅刷新率为1280×1024的雷达图像而言，如果雷达采集卡每15秒采集一幅图像，连续存储最近12小时的数字图像信号数据量是1280×1024×3×4×60×12≈11.3Gbyte，这么大的数据量，必须进行压缩。目前，仅用于AD采集的雷达采集卡大多利用一款高速视频AD采集VGA模拟信号，采集到的数字信号暂存在外部存储器中，然后数据不经过压缩，就利用PCI或USB或网络传输到PC机。依靠PC机的强大处理能力，进行图像数据的压缩，压缩完的数据再存储到数据保护容器里。这种方案的最大优点是硬件结构比较简单，硬件开支较小，但是其主要的缺点是：首先，由于这么大的数据量，需要采用高性能的传输总线解决实时传输的问题；其次，使得PC机的任务加重。微视图像公司生产的V520高精度图像采集卡就属于这种方案。还没有实现在板卡上的压缩。

发明内容

本发明的目的是解决现有的雷达采集卡将未经压缩的大量的图像直接传送给PC机，没有实现在板卡上的压缩，导致对传输总线实时传输性能的要求过高的问题，提供了一种基于DSP和FPGA的雷达图像采集卡。

本发明包括AD采样电路、FPGA、主DSP、R路从DSP、G路从DSP、B路从DSP、主外部存储器、R路外部存储器、G路外部存储器和B路外部存储器，FPGA内部构建有R路FIFO数据缓存器、G路FIFO数据缓存器、B路FIFO数据缓存器和控制器，

AD采样电路将采集的VGA模拟信号转换成三路数字信号输出，AD采样电路的R路数字信号输出端与R路FIFO数据缓存器的输入端相连，R路FIFO数据缓存器的输出端与R路从DSP的输入端相连，R路从DSP的数据输入输出端与R路外部存储器的数据输入输出端相连，

AD采样电路的G路数字信号输出端与G路FIFO数据缓存器的输入端相连，G路FIFO数据缓存器的输出端与G路从DSP的输入端相连，G路从DSP的数据输入输出端与G路外部存储器的数据输入输出端相连，

AD采样电路的B路数字信号输出端与B路FIFO数据缓存器的输入端相连，B路FIFO数据缓存器的输出端与B路从DSP6的输入端相连，B路从DSP的数据输入输出端与B路外部存储器的数据输入输出端相连，

R路从DSP的I²C串行端口与AD采样电路的I²C串行端口相连，主DSP、R路从DSP、G路从DSP和B路从DSP通过控制器进行McBSP级联，

主DSP发送命令给三个从DSP，分别接收它们的数据，存在主外部存储器中，由主DSP完成对接收图像的压缩处理。

本发明的优点：大量的雷达图像在板卡上压缩后再传送给上位机，对传输总线的传输性能要求不高，实时性好，灵活性高，硬件结构简单。

附图说明

图1是本发明的原理图，图2是四个DSP的JTAG连接图，图3是两个DSP之间McBSP串行端口连接示意图，图4是四个DSP通过控制器实现McBSP级联的原理示意图，图5是以太网接口电路W5100与主DSP的连接图，图6是主DSP工作流程图，图7是R路从DSP工作流程图，图8是G路从DSP工作流程图，图9是B路从DSP工作流程图。

具体实施方式

具体实施方式一：下面结合图1至图4、图6至图9说明本实施方式，本实施方式包括AD采样电路1、FPGA2、主DSP3、R路从DSP4、G路从DSP5、B路从DSP6、主外部存储器31、R路外部存储器41、G路外部存储器51和B路外部存储器61，FPGA2内部构建有R路FIFO数据缓存器2-1、G路FIFO数据缓存器2-2、B路FIFO数据缓存器2-3和控制器2-4，