[发明专利]脉冲压缩信号匹配的宽频带数字接收装置

说明书

(一)技术领域

本发明涉及的是一种信号检测与处理技术。

(二)背景技术

随着电子对抗技术的不断发展，为了雷达自身生存的需要，发展了低截获概率(LPI)雷达。其中用脉冲压缩技术降低发射信号的峰值功率。由于雷达信号的峰值功率低，使得常规的电子侦察系统对这类信号的接收变得非常困难，甚至无法检测到信号的存在。通过匹配滤波器实现与脉冲压缩信号匹配接收的方法可以提高接收机灵敏度。使用分离元件构成的全通移相网络，色散延迟线或压控震荡器(VCO)的方法，及声表面波(SAW)器件都可以实现与脉冲压缩信号匹配，但是这些方法都缺乏灵活性不利于宽频带侦察接收。

虽然关于已有部分关于匹配滤波器、数字接收机等的报道。例如：《软件导刊》.2008第01期刊登的“基于FPGA的一种直接序列扩频信号接收技术”；《现代防御技术》.2005第5期刊登的“基于数字接收机脉压雷达信号截获技术研究”；《微电子学与计算机》.2004第9期刊登的“扩频数字接收机匹配滤波器的设计与实现”等。但其中涉及的匹配滤波器可重构性较差或匹配的实现方式与专利申请并不相同。

(三)发明内容

本发明的目的在于提供一种具有较高的灵敏度和动态加载特性，可靠性高的脉冲压缩信号匹配的宽频带数字接收装置。

本发明的目的是这样实现的：

经过高速A/D采样后的数字信号送入FPGA中；所述的FPGA由LVDS模块、CODE模块、多相滤波模块和FIR滤波器模块构成；LVDS模块对高速数据进行降速处理，其中抽取因子为D、D为一固定的常数；降速后的数据经过CODE模块进行数据的调整；调整后的数据共D路送入多相滤波模块，其中多相滤波模块中主要包括D个子带滤波器、D个相应的复系数因子相乘以及D点的DFT运算；D个子带滤波器将宽频带划分成D个子带，实现宽带信道化；DSP将FIR滤波器模块系数写入FPGA内；全局时钟模块利用FPGA内部PLL核进行全局时钟分配；PLL时钟配置模块完成外部高速采样时钟的配置；AD采样配置模块完成对高速A/D工作模式的选择与配置。

所述的高速A/D采样包括用两路，并采用并行交叉采样。

本发明解决其技术问题所采用的基本方案是：数字化接收宽带信号，通过信道化的方式将信号在频域上划分开并且降低了数据率，利用FPGA实现对脉冲压缩信号匹配接收。DSP负责匹配滤波器权系数的计算及动态加载。