[发明专利]锗硅Bi-CMOS器件制备工艺

说明书

技术领域

本发明涉及半导体集成电路工艺领域，尤其涉及半导体工艺领域中锗硅Bi-CMOS(Bipolar Complementary Metal Oxide Semiconductor，双极互补金属氧化半导体)器件的工艺集成方法。

背景技术

在半导体制造中，因为Si/Ge能带间隙比Si更小，电子/空穴对产生复合速度更快，可以应用于高速器件。同时Si/Ge器件工艺与现有Si集成电路工艺兼容性强。锗硅双极(Bipolar)器件是一种比较常用的模拟器件。同时为了提高集成度，人们把相应的双极器件和金属氧化物互补型半导体(CMOS)器件集成在一起，形成锗硅Bi-CMOS器件，作为一种常用的模拟器件被广泛应用。

由于锗硅Bi-CMOS器件中同时集成了两种工艺，特性差别很大的器件，因此在实际的工艺流程中，如何形成不同的器件，如何降低不同器件之间工艺的互相影响是该器件的核心工艺集成方法。先进行高温锗硅双极器件工艺，然后形成CMOS器件，最后形成锗硅双极器件是其中一种比较常用的方法。

无论采取何种方法，如何形成锗硅Bi-CMOS器件中的CMOS器件侧墙和金属硅化物阻挡层是不同的工艺集成方法需要考虑的核心步骤之一，其普通工艺的基本步骤如下：

(1)介质膜层沉积；(2)全面刻蚀形成侧墙；(3)金属硅化物阻挡层沉积；(4)使用金属硅化物阻挡层的光罩进行曝光，形成金属硅化物阻挡层图形；(5)刻蚀，去除非金属硅化物阻挡层处的介质膜层；(6)成长保护CMOS器件的介质膜层；(7)光刻，刻蚀打开Si/Ge生长区；(8)后续的Si/Ge器件形成工艺。

在现有技术中，形成侧墙的工艺如图1所示。在锗硅双极区包括埋层2，深沟槽隔离1将外延层7隔开，包括器件的集电极3，浅槽隔离4，在源漏区5中间还包括栅极8。首先，如图1(a)所示，在锗硅双极区和CMOS区全面沉积比较厚的介质膜层；如图1(b)所示，然后通过无光罩的方式对介质层进行直接刻蚀，利用侧向沉积介质膜较厚的各向异性特征，形成侧墙8的同时将其他区域的介质膜层去除；然后，如图1(c)所示成长金属硅化物阻挡层6，并进行光刻刻蚀，打开需要进行金属硅化物形成区域，保留其他区域的介质膜层，形成如图1(d)所示的金属硅化物阻挡层6；接着，进行后续的工艺流程。

后续工艺，如图2所示。首先，如图2(a)所表示，在上述工艺的基础上，在锗硅双极区和CMOS区上方全面的沉积一层保护层10覆盖所有区域，该保护层一般为SiO₂或SiN，或Si，N，O的混合物(如SiON)，或者为掺杂N，B，P，F等物质的SiO₂，形成的这层保护层使得在Si/Ge器件形成的过程中，所有工艺步骤不会接触到CMOS区域；然后，如图2(b)所示，采用光刻工艺，用一个光罩打开Si/Ge区域，然后，刻蚀去除硅表面的所有层次，图2(b)中的光刻胶为CMOS器件的保护层，会在Si/Ge器件形成后在全部移除；然后，去除图2(b)中的光刻胶形成如图2(c)所示的结构，进行后续的Si/Ge器件形成工艺

这种现有的通用工艺步骤非常繁琐，导致锗硅Bi-CMOS器件的流片时间和生产成本都很高，而且在此工艺中正性光刻胶对于大面积曝光区域容易形成微小的显影缺陷。对于普通的非Si/Ge器件，从金属硅化物阻挡层的设计原理来看，普通器件如果需要金属硅化物阻挡层打开的区域都是要形成金属硅化物的区域，因此从电路板图面积上来说，所要打开的面积非常小，不会存在大面积曝光区域。同时对于普通器件，后续的工艺使用Ti，Co等金属电极材料在高温下与Si形成金属化合物作为连线的节点，因此即使存在微小的显影缺陷也不会影响最终形成的金属硅化物电极的材料性质。但是对Si/Ge器件形成时，在Si/Ge区为了去除保护层，进行后续的Si/Ge外延生长，此时从版图上来说，会打开所有Si/Ge器件区域，且Si/Ge器件的面积远大于CMOS，因此需要大面积曝光，此时容易产生显影缺陷。而后续的Si/Ge外延工艺是一种非常严格的沿晶向的分子外延生长，任何细微的缺陷都会造成晶格缺陷导致器件特性变化。因此对于普通的Si/Ge工艺中需要额外的清洗步骤来去除此类微小缺陷。

发明内容

本发明所要解决的技术问题是提供一种锗硅Bi-CMOS器件制备工艺，能够降低锗硅Bi-CMOS器件生成工艺成本，并降低相关显影缺陷引起的后续锗硅外延层生长缺陷，提高器件的成品率和可靠性。