[发明专利]横向扩散MOS器件及其制备方法有效

专利信息
申请号: 200910057403.9 申请日: 2009-06-11
公开(公告)号: CN101924131A 公开(公告)日: 2010-12-22
发明(设计)人: 苏庆;徐向明 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 横向 扩散 mos 器件 及其 制备 方法
【说明书】:

技术领域

发明涉及半导体集成电路领域,特别涉及一种横向扩散MOS器件,以及这种横向扩散MOS器件的制备方法。

背景技术

静电对于电子产品的伤害一直是不易解决的问题,当今使用最多的ESD保护结构多使用GGNMOS结构(Ground Gate NMOS)。但其主要应用于低压电路的静电保护。目前应用于高压电路的静电保护结构比较流行的是横向扩散MOS(Lateral Diffusion MOS)。

如图1所示,采用横向扩散的NMOS解决高压电路的静电保护问题。该横向扩散NMOS结构在P型衬底上有N型深阱,LDMOS就形成在该N型深阱中,包括一个多晶硅栅、一个P阱,一个N型深阱,多个N+扩散区,P+扩散区组成;其中所有的扩散区和P型注入区,P阱均位于同一N型深阱中;一个位于N型深阱中的N+扩散区和P型注入区组成漏极,在漏极的N型扩散区和栅极多晶硅之间有一场氧化区隔离。栅极的多晶硅一部分跨在此场氧化区上方,另一部分跨在N型深阱和P阱上方。多晶硅与P阱交汇区即为沟道区。在P阱中的N型扩散区形成源极,其一侧紧贴栅极多晶硅,另一侧为场氧化区。在P阱中的P型扩散区将P阱电位连出,与栅极多晶硅和源极N型扩散区一起均连接到地端。而漏极的N型扩散区连接到输出入焊垫端。

在现有技术中,如图8所示,制备横向扩散NMOS器件一般包括以下步骤:1.N型深阱形成;2,高压N阱形成;3,高压P阱形成;4,场氧化区形成;5,低压N阱的形成;6,低压P阱形成;7,多晶硅下薄氧化层形成;8,多晶硅栅形成;9,源漏N型扩散区形成;10,源漏P型扩散区形成;11,接触孔形成;12,连线金属形成。

对着类横向扩散NMOS结构在ESD发生下的工作原理进行以下分析,如图3所示,在ESD正电荷从输出入焊垫进入此结构后,导致此结构中的寄生三极管导通。一个是由漏极N型深阱、源极的N+扩散区以及其沟道下的P阱组成的横向三极管,另一个是由漏极N型深阱、源极的N+扩散区以及其源区下的P阱组成的纵向三极管。在ESD来临时,这两个寄生的三极管均会开启泻流。在漏极的N+扩散区和靠近栅极一侧的场氧化区的交汇处容易产生大的电场,对于图1结构,漏区N型杂质的浓度在表面比硅深层处的浓度高,这样造成横向三极管的通路电阻比纵向三极管的通路电阻小,ESD电流更多的从横向三极管导通路径上经过,大的电流也会通过此交汇点,产生大量的热,当温度过高时,导致此处场氧化区的物理损伤。

横向扩散PMOS的结构与上述图1中的横向扩散NMOS的结构相对应,其工作原理与图3中横向扩散NMOS器件的工作原理想对应,其中的横向寄生三极管的通路电阻比纵向三极管的通路电阻小,因此ESD电流更多的从横向三极管的导通路径上经过,大的电流也会通过此处的交汇点,造成物理损伤。

现有技术中的横向扩散MOS器件中电流大多从横向寄生三极管导通路径上经过,造成器件漏区与场氧化区交汇点容易损伤,因此降低了MOS器件的泻流能力。

发明内容

本发明所要解决的技术问题是提供一种横向扩散MOS器件,能够提高横向扩散MOS器件的泻流能力,为此,本发明还提供一种横向扩散MOS器件的制备方法。

为解决上述技术问题,本发明一种横向扩散MOS器件的技术方案是,在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方还包括杂质类型与深阱杂质类型相反的注入区。

作为本发明的进一步改进是,当横向扩散MOS器件为N型MOS器件,所述的深阱为N型深阱,漏极的扩散区为N+扩散区,栅极的阱区为P阱,在N型深阱的漏极的N+扩散区和栅极的P阱之间的场氧化区下方还包括P型注入区。

本发明一种横向扩散MOS器件的制备方法的技术方案是,还包括一个在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成与深阱杂质类型相反的注入区的步骤。

作为本发明的进一步改进是,当横向扩散MOS器件为N型MOS器件,还包括一个在N型深阱中的漏极的N+扩散区与栅极的P阱区之间的场氧化区下方形成与深阱杂质类型相反的P型注入区的步骤。

本发明横向扩散MOS器件的制备方法通过在在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方注入与深阱杂质类型相反,从而在此处形成一个注入区,使得流向漏端的电流较为均匀的分布在半导体体内和表面,从而有效的提高了横向扩散MOS电路中静电保护(ESD)器件的稳定性。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明:

图1为现有技术的横向扩散NMOS结构和电流分布图;

图2为本发明横向扩散NMOS结构示意图;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910057403.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top