[发明专利]双镶嵌结构的形成方法及半导体结构

说明书

技术领域

本发明涉及半导体制造领域，特别涉及双镶嵌结构的形成方法及半导体结构。

背景技术

近年来，随着半导体集成电路集成度的提高、半导体集成电路制造设备的改进及半导体工艺材料的发展，半导体工艺也不断的被更新。

新的半导体工艺除了具有制备出的半导体产品集成度更高、功能更强大，还能够降低半导体产品的生产成本、提高半导体产品的竞争能力。

在集成电路的各种半导体工艺中，在薄膜表面形成光刻胶图形是半导体工艺最关键的工艺之一，光刻胶图形的准确与否会影响工艺的准确性，直接关系到产品的良率问题。

在在申请号为200310109108.6的中国专利申请文件提供的形成光刻胶工艺中，首先，如图1所示，提供半导体衬底10；

如图2所示，在所述半导体衬底10上形成介质层11；

如图3所示，在所述介质层11上形成光刻胶层12；

如图4所示，曝光、显影所述光刻胶层12，形成光刻胶图形13；在实际生产中，所述形成光刻胶图形13由于各种原因，有可能需要返工(rework)。

如图5所示，去除光刻胶图形13；

如图6所示，在所述介质层上形成光刻胶层14。

在上述形成光刻胶工艺中，由于光刻胶层粘附性比较强，在返工去除光刻胶步骤中，所述去除光刻胶步骤有可能去除光刻胶后还有残留，不够干净，依旧参考图5，在介质层表面形成缺陷15，导致后续光刻胶工艺难度增加，而所述的在介质层表面形成的缺陷有可能在后续工艺中吸附杂质和颗粒，导致半导体工艺良率下降。

随着半导体器件制作技术的进一步发展，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决习知金属工艺的限制，双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，双镶嵌工艺已成为现今金属导线连结技术的主流。

在形成双镶嵌结构的工艺中，会多次利用到光刻胶图形定义沟槽和接触孔，上述形成光刻胶图形工艺也会因为多种原因导致光刻胶不符合要求，进而要求返工，在去除光刻胶图形时会出现在所述沟槽和接触孔侧壁和表面出现残留，影响后续的工艺良率。

发明内容

本发明解决的问题是避免由于返工光刻胶工艺导致的半导体工艺良率下降。

为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层、保护层；在保护层表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间绝缘层，形成沟槽；去除第一光刻胶图形；形成填充所述沟槽并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成第二光刻胶图形；以所述第二光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层和阻挡层直至暴露出金属布线层，形成接触孔；去除第二光刻胶图形、隔离层和底部抗反射层。

本发明还提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的阻挡层；位于所述阻挡层上的层间绝缘层；位于所述层间绝缘层上的保护层；沟槽，贯穿所述保护层并位于所述层间绝缘层内；底部抗反射层，填充所述沟槽并位于所述保护层表面；位于所述底部抗反射层上的隔离层。

本发明还提供了一种双镶嵌结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层、保护层；在保护层表面形成第三光刻胶图形；以所述第三光刻胶图形为掩膜，依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；去除第三光刻胶图形；形成填充所述接触孔并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成第四光刻胶图形；以所述第四光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层形成沟槽；去除第四光刻胶图形、隔离层和底部抗反射层。