[发明专利]对芯片进行陶瓷双列直插封装的引线框架

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种对芯片进行陶瓷双列直插封装的引线框架。

背景技术

在半导体器件的一些工程测试中，例如静电放电(ESD)测试、最终测试(FT)或老化(BI)测试等需要将已经制造好的芯片进行封装后进行。目前，常常采用陶瓷双列直插封装(DIP，Dual In-Line)方式，其优点是封装时间很短和底成本。

图1为现有的采用陶瓷DIP方式对芯片的封装结构示意图，如图所示，包括芯片101和引线框架102，其中，在芯片101边缘上具有多个不同电特性的接点垫(pad)，通过打线方式由金线连接到引线框架102中的引脚上。

目前，对于不同的芯片，都是采用该引线框架102对芯片进行封装的，也就是芯片上的pad打线到已经具有的引线框架102上。

但是，由于引线框架102上的引脚数量有限，目前已有的引脚框架102上最多只有64个引脚，所以能够打线到引线框架102的芯片上的pad数量就有限。对于具有数量比较多pad的芯片，引线框架102的引脚数目是不够的。这样就使得无法用陶瓷DIP的封装进行芯片各种应用，只能以产品封装芯片的方式进行。极大的增加了制作成本和测试周期。

发明内容

有鉴于此，本发明提供一种对芯片进行陶瓷双列直插封装的引线框架，该引线框架能够解决芯片由于引线框架102上的引脚不够而无法将所有接点垫打线的问题，且不会增大制作成本和加长封装周期。

为达到上述目的，本发明实施的技术方案具体是这样实现的：

一种对芯片进行陶瓷双列直插封装的引线框架，该引线框架包括多个引线环及多个引脚，多个引线环分别环绕芯片，多个引线环之间用绝缘材料隔离，其中，

芯片上的具有相同电特性的多个接点垫打线到同一引线环上；

有多组不同电特性的接电垫时，把不同电特性的每组接电垫分别打线到不同引线环上；

不同引线环分别一对一地接入不同的引脚。

所述引线环为导电材料制成。

所述导电材料为铜或金。

所述引线环通过金线接入引脚。

还包括：

将芯片中具有不同电特性且具有该种电特性的接点垫数量为1个的接点垫通过金线打线到所述引线框架中就近的引脚。

所述绝缘材料隔为陶瓷，用于防止引线环之间的电连通。

所述引线环围绕放芯片的区域，大小和数量由芯片大小和使用要求确定。

由上述技术方案可见，本发明的引线框架包括多个引线环及多个引脚，其中，多个引线环分别环绕放芯片区域，多个引线环之间互相保证不会出现电连通。这样使用时，芯片中具有相同电特性的pad通过金线打线到同一个引线环；芯片上具有同一种电特性的pad为多个时，按照pad的不相同电特性，将芯片上具有不相同电特性的pad打线到不同引线环上；将芯片中具有不同电特性且具有该种电特性的pad数量为1个的pad按照现有技术通过金线打线到所述引线框架中就近的引脚；然后不同的引线环再通过金线打线到不同的引脚上。这样，就可以将芯片上具有相同电特性的pad打线到一个引脚上，而不像背景技术那样不需要由于pad所在芯片位置的不同，就必须就近打线到引线框架的多个引脚上，即使这些pad的电特性相同，节省了引线框架引脚数目，可以将芯片上所有pad接入。极大的扩张了现有技术的陶瓷传统DIP封装的应用范围。因此，本发明提供的方法解决芯片由于引线框架102上的引脚不够而无法将所有接点垫打线的问题，且不会增大制作成本和加长封装周期。

附图说明

图1为现有的采用陶瓷DIP方式对芯片的封装结构示意图；

图2为本发明提供的采用陶瓷DIP方式对芯片的封装结构示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。