[发明专利]减少码分多址接收机扩频序列同步时间的方法

说明书

技术领域

本发明涉及一种减少接收机扩频序列(或称接收机扩频码)同步时间的方法，尤其涉及一种减少码分多址(CDMA)接收机扩频序列同步时间的方法。 

背景技术

扩频码(扩频序列)同步是码分多址(CDMA)通信中的关键技术。在卫星通信系统中，由于卫星与地面站之间的相对速度高达每秒7-8公里，造成星地之间无线电信号传输存在很大的多普勒频移，使得以传统方法实现接收机扩频码同步的时间很长，不适合用于传输突发信息的通信系统。 

图1是传统CDMA接收机的结构示意图。它是以FPGA芯片作为平台。 

如图1所示，输入信号X＝Iconωi+Qsinωi经过分路器1分成两路与本地数控振荡器(NCO)2产生的正交载波信号conωo、sinωo通过乘法器3、7相乘，其结果通过低通滤波器滤4、6除高频分量后，形成正交基带信号I、Q；正交基带信号I、Q进入相关器5内与本地产生的扩频序列PN1经过二进制加法器51、57进行二进制加法运算后产生正交基带信号二进制函数I(1)、Q(1)；，正交基带信号I、Q进入相关器5内与本地产生的扩频序列PN2经过二进制加法器510、517进行二进制加法运算后产生正交基带信号二进制函数I(2)、Q(2)；I(1)、Q(1)经过长度为N的累加器52、58累加后顺序经过平方运算器53、59，加法器55和开方运算器56输出值P1；I(2)、Q(2)经过长度为N的累加器511、518累加后顺序经过平方运算器512、519，加法器515和开方运算器516输出P2；P1、 P2经过加法器513相加，最后由相关器5输出值P。 

上述输入信号X＝Iconωi+Qsinωi，其中：ωi＝2π×Fi，Fi为输入信号载波频率；I＝A*PN1，Q＝A*PN2，A为信息码元，PN1为I路扩频序列(也称I路扩频码)，PN2为Q路扩频序列(也称Q路扩频码)；信息码元速率为Ri，PN序列码片速率(也称扩频码速率)为Rc，扩频系数N＝Rc/Ri，累加器长度为N；conωo、sinωo为数控振荡器(NCO)2产生的本地载波信号，ωo＝2π×Fo，Fo为接收机本振频率。所述相关器5输出值P为式1所示： 

P=ΣN2(ΣN1I(1))2+(ΣN1Q(1))2+ΣN2(ΣN1I(2))2+(ΣN1Q(2))2]]>(式1)