[发明专利]快闪存储装置及快闪存储装置的运作方法

说明书

技术领域

本发明有关快闪存储器，特别是有关快闪存储器的实体地址与逻辑地址间的转换。

背景技术

快闪存储器为一种可由电编程及清除其数据的非挥发性存储器。快闪存储器主要用来作存储卡及通用串行总线(Universal Serial Bus，USB)装置，以供电脑及其它数字产品的一般性数据储存。快闪存储器的制造成本远低于电气可擦拭可规化式只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)的成本，因此成为市场上的主流产品。快闪存储器的应用范围包括掌上型电脑(PDA)、笔记本电脑、数字音乐播放器、数字相机、以及移动电话。

主机一般利用快闪存储装置进行数据储存。一般的快闪存储装置，例如存储卡，包括一控制器及至少一快闪存储器。当主机欲将数据存入快闪存储装置时，便将欲存入的地址与数据发送至快闪存储装置。主机指定的地址称之为逻辑地址(logical address)，而快闪存储器本身的地址称之为实体地址(physical address)。由于逻辑地址与实体地址并不相同，因此快闪存储装置的控制器必须先将主机指定的逻辑地址转换为实体地址，再将欲存入的数据写入至快闪存储器的实体地址。同样的，当主机欲将数据由快闪存储装置读取时，便将欲读取的地址发送至快闪存储装置。此时，快闪存储装置的控制器必须事先将主机指定的逻辑地址转换为实体地址，再将欲读取的数据由快闪存储器的实体地址读出，以便回传至主机。

由于快闪存储装置的控制器必须进行实体地址与逻辑地址的转换，因此控制器一般而言会以一地址链接表(link table)储存逻辑地址与实体地址的对应关系。如此控制器便可参考地址链接表中的对应关系以进行实体地址与逻辑地址的转换。地址链接表必须记录快闪存储器的所有实体地址的对应关系，当快闪存储器的容量愈大时，地址链接表的数据量亦愈大。一般而言，地址链接表是储存于快闪存储器中，当快闪存储装置启动后，控制器再由快闪存储器加载地址链接表。每当主机存取快闪存储器而造成地址链接表中对应关系的变动，便需重新于快闪存储器中储存新的地址链接表。在主机高频率的存取下，经常储存地址链接表是相当耗费控制器的效能，从而减少数据传输的速率，例如由每秒20MB减少为每秒2MB。因此，需要一种有效地管理地址链接表的方法，以提升快闪存储装置的效能。

发明内容

有鉴于此，本发明的目的在于提供一种快闪存储装置，以解决现有技术存在的问题。于一实施例中，该快闪存储装置包括一快闪存储器(flash memory)以及一控制器(controller)。该快闪存储器包括多个区块，其中每一区块包括多个页以供储存数据，每一页具有一实体地址。该控制器划分一主机所运用的多个逻辑地址为多个逻辑地址区间，建立多个地址链接分表(Partial link table)以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系，储存这些地址链接分表于该快闪存储器中，整合这些地址链接分表为一地址链接表(Linktable)，并依据该地址链接表将该主机指示的逻辑地址转换为实体地址。

本发明提供一种快闪存储装置的运作方法。于一实施例中，一快闪存储器包括多个区块，每一区块包括多个页以供储存数据，且每一页具有一实体地址。首先，划分一主机所运用的多个逻辑地址为多个逻辑地址区间。接着，建立多个地址链接分表(Partial link table)以分别储存这些逻辑地址区间所包含的逻辑地址与该快闪存储器的多个实体地址的对应关系。接着，储存这些地址链接分表于该快闪存储器中。接着，整合这些地址链接分表为一地址链接表(Link table)。最后，依据该地址链接表将该主机指示的逻辑地址转换为实体地址。

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图标，作详细说明如下：

附图说明

图1为依据本发明的数据储存系统的区块图；

图2A为依据本发明的地址链接表的一实施例；

图2B为依据本发明的对应于图2A的地址链接表的索引表的示意图；

图3A为依据本发明的控制器于快闪存储器储存地址链接分表的实施例的示意图；

图3B为依据本发明的对应于图3A的实施例的地址链接表的示意图；

图4为依据本发明的控制器将数据写入快闪存储器的流程图；；

图5为依据本发明的控制器清除快闪存储器的区块中储存的数据的方法的流程图；

图6为依据本发明的无效表的一实施例；