[发明专利]一种正交正弦信号转换电路

权利要求书

1.一种正交正弦信号转换电路，其特征在于，所述的转换电路包括SH模 块（101）、比较器（102）和控制模块（103），

所述的SH模块（101）对从外部接收到的正交正弦信号进行采样并放大求 和，输出一电压信号（Vout）；

所述的比较器（102）接收从所述SH模块（101）输出的电压信号（Vout）， 并输出一比较信号；

所述的控制模块（103）接收外部的时钟信号（clk），并根据从所述比较 器（102）接收到的比较信号，向所述的SH模块（101）输出控制信号，使所 述的SH模块（101）根据该控制信号调整放大增益，并工作在相位判断模式或 信号转换模式，

所述的SH模块（101）包括第一SC网络（201）和保持电路（202），

所述的第一SC网络（201）接收从所述控制模块（103）输出的控制信号， 在采样阶段的半个时钟周期内对所述的正交正弦信号进行采样，并在保持阶段 的半个时钟周期内向所述的保持电路（202）输出第一采样信号；

所述的保持电路（202）接收从所述控制模块（103）输出的控制信号，并 输出所述的电压信号（Vout）。

2.根据权利要求1所述的正交正弦信号转换电路，其特征在于，所述的 SH模块（101）还包括第二SC网络（203），该第二SC网络（203）接收从所 述控制模块（103）输出的控制信号，在采样阶段的半个时钟周期内对外部输 入的参考电压进行采样，并在保持阶段的半个时钟周期内产生第二采样信号， 并与所述的第一采样信号叠加后输出到所述的保持电路（202）。

3.根据权利要求1所述的正交正弦信号转换电路，其特征在于，所述的控 制模块（103）包括分频计数器（301）、移位寄存器（302）和解码器（303），

所述的分频计数器（301）对所述的时钟信号（clk）进行分频计数，并将 计数结果输出到所述的解码器（303）；

所述的移位寄存器（302）接收从所述比较器（102）输出的比较信号和所 述的时钟信号（clk），并向所述的解码器（303）输出一组移位信号；

所述的解码器（303）接收所述的时钟信号（clk），并输出所述的控制信 号。

4.根据权利要求3所述的正交正弦信号转换电路，其特征在于，所述的分 频计数器（301）的一个分频周期内共包含M+N个时钟周期，在前M个时钟 周期内，所述的解码器（303）向所述SH模块（101）输出使之工作在相位判 断模式的相位控制信号，在后N个时钟周期内，所述的解码器（303）向所述 SH模块（101）输出使之工作在信号转换模式的转换控制信号，其中，M、N 均为自然数。

5.根据权利要求1所述的正交正弦信号转换电路，其特征在于，所述的转 换电路还包括NRSH模块（104），该NRSH模块（104）接收从所述控制模块 （103）输出的分频时钟信号以及从所述的SH模块（101）输出的电压信号 （Vout），并转换成一连续时间输出信号（Voc）。