[发明专利]减少浅沟道隔离槽的边角缺陷的方法

说明书

技术领域

本发明涉及半导体元器件的制造技术，尤其是指一种减少浅沟道隔离槽的边角缺陷的方法。

背景技术

随着半导体技术的飞速发展，半导体元器件的特征尺寸(CD)越来越小，半导体衬底的单位面积上有源器件的密度越来越高，各有源器件之间的距离也越来越小，从而使得各个器件之间的绝缘隔离保护也变得更加重要。其中，浅沟道隔离槽(STI，Shallow Trench Isolation)技术是最常用的用于深度亚微粒集成电路(IC)制造的隔离技术，而实际的应用情况已经证明，在STI技术中，STI结构的顶角形状对于元器件的整体性能有很大的影响。

图1为现有技术中形成浅沟道隔离槽结构的示意图。如图1(a)所示，首先在半导体衬底100上依次分别形成垫氧化层(Pad Oxide)102、氮化硅层104和光刻胶层106，然后通过曝光显影工艺，定义浅沟道隔离槽图形，并以光刻胶层106为掩膜，用干法刻蚀法刻蚀氮化硅(SiN)层104、垫氧化层102和半导体衬底100，从而形成浅沟槽108。接着，如图1(b)所示，通过高密度等离子体化学气相沉积法(HDPCVD，High Density Plasma Chemical VaporDeposition)或高深宽比工艺(HARP)在氮化硅层104上形成绝缘层110，且所述绝缘层110将所述浅沟槽108填充满。然后，如图1(c)所示，对绝缘层110进行平坦化处理，例如，采用化学机械抛光工艺(CMP，Chemical MechanicalPolishing)清除氮化硅层104上的绝缘层110；然后再通过湿法刻蚀(Wet Etch)去除氮化硅层104和垫氧化层102，最终形成STI结构，其中，网格部分所示为有源区(AA，Active Area)。然而，当采用上述工艺过程形成浅沟道隔离槽结构时经常出现较严重的缺陷。图1(d)所示即为上述浅沟道隔离槽结构出现缺陷时示意图，与图1(c)相比，图1(d)中的浅沟道隔离槽结构边角处出现了边角缺陷(smear defect)，这种浅沟道隔离槽结构边角缺陷的存在容易引起可能的电流泄露(Current Leakage)或扭结效应(Kink Effect)，从而对半导体元器件的电学性能造成较大的不利影响。例如，对于非易失性存储设备来说，即使是非常小的电流泄露也将极大得降低该非易失性存储设备的数据保持性和循环耐用性。因此，相关的技术人员们都在努力寻找能够有效减少和去除浅沟道隔离槽的边角缺陷的方法。

发明内容

有鉴于此，本发明的主要目的在于提供一种减少浅沟道隔离槽的边角缺陷的方法，从而有效地减少浅沟道隔离槽的边角缺陷。

为达到上述目的，本发明中的技术方案是这样实现的：

一种减少浅沟道隔离槽的边角缺陷的方法，该方法包括：

在半导体衬底上依次形成垫氧化层、氮化硅层和光刻胶层，在进行曝光显影工艺后，以光刻胶层为掩膜对所述氮化硅层、垫氧化层和半导体衬底进行刻蚀，形成浅沟槽；

在形成所述浅沟槽后，使用低沉积速率的化学气相沉积法沉积绝缘层；

通过化学机械抛光工艺过程清除所述氮化硅层上的绝缘层；然后再去除所述氮化硅层和垫氧化层，形成浅沟道隔离槽结构。

所述化学气相沉积法中的沉积速率为1500～2100埃/分钟。

在使用低沉积速率的化学气相沉积法沉积绝缘层时，所使用的气体为硅烷，该气体的气体流量为60～110立方厘米/分钟。

所述通过化学机械抛光工艺过程清除所述氮化硅层上的绝缘层包括：

通过低下压力的化学机械抛光工艺过程清除所述氮化硅层上的绝缘层。

所述化学机械抛光工艺过程中的下压力为1.2～1.8磅/平方英寸

综上可知，本发明中提供了一种减少浅沟道隔离槽的边角缺陷的方法。在所述减少浅沟道隔离槽的边角缺陷的方法中，由于使用低沉积速率的化学气相沉积法沉积绝缘层，并可通过低下压力的化学机械抛光工艺过程清除氮化硅层上的绝缘层，因此可有效地减少直至完全消除浅沟道隔离槽的边角缺陷。

附图说明

图1为现有技术中形成浅沟道隔离槽结构的示意图，包括图1(a)～(d)。

图2为本发明中减少浅沟道隔离槽的边角缺陷的方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。

在介绍本发明提供的方法之前，需要先详细介绍所述Smear Defect产生的过程和原因，为简便起见，仍以图1为例进行说明：