[发明专利]基于FPGA的硬件脉冲插补器

说明书

技术领域

本发明属于运动控制领域，特别涉及数控机床的运动控制芯片。

背景技术

制造业是整个民族的基础产业，数控制造业更是民族腾飞的翅膀，数控制造业水平的高低是国家工业发达程度的重要标志。数控采用的运动控制卡一般采用日本或德国运动控制芯片，其成本高，不利于集成。传统的运动控制卡多采用单片机作为微处理器，通过一些大规模集成电路实现对伺服电机的控制。由于其结构较为复杂，因此在工作时，存在高频响应慢、控制精度低等缺点。先进的运动控制芯片这一市场被国外市场所垄断，不利于整个民族整个行业的发展。

发明内容

本发明的目的在于提供精度高，集成度高，成本低，结构灵活的硬件脉冲插补器。

为了解决上述问题，本发明的技术方案是这样的：

一种基于FPGA的硬件脉冲插补器，其特征在于：包括

一缓冲总线输入的脉冲数据并提供一定状态信息的FIFO接口模块；

一读出FIFO中的脉冲数据并与脉冲插补模块握手的FIFO控制模块；

以及一将控制脉冲插补成方向并且输出脉冲信号的脉冲插补模块。

所述的一定状态信息是FIFO空。

所述的一定状态信息是FIFO满。

本发明的有益效果是，与传统的运动控制芯片相比，该发明结构简单，性能好，精度高，成本低。在实现过程中只需花5万门就可以实现一个轴的脉冲插补器。

附图说明

图1是本发明脉冲插补器的示意图；

图2是FIFO接口模块和FIFO控制模块的示意图；

图3是脉冲插补模块的示意图；

图4是本发明的脉冲插补原理图。

具体实施方式

为了使本发明的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。

如图1所示，一种基于FPGA的硬件脉冲插补器，包括一缓冲总线输入的脉冲数据并提供一定状态信息的FIFO接口模块101；一读出FIFO中的脉冲数据并与脉冲插补模块握手的FIFO控制模块102；以及一将控制脉冲插补成方向并且输出脉冲信号的脉冲插补模块103。

如图2所示，FIFO接口模块101与FIFO控制模块102，利用FPGA内部RAM单元实现FIFO模块。FIFO控制模块102中的脉冲使能信号是用于多轴联动时使用。在FIFO接口模块101写入控制脉冲，FIFO接口模块101提供FIFO满信号或者FIFO空信号。当FIFO接口模块101提供FIFO空信号时，FIFO控制模块102从FIFO接口模块101中读出脉冲数据并与脉冲插补模块103握手。

如图3所示的脉冲插补模块103所完成的作用是：第一，与FIFO控制模块102握手；第二，接受FIFO控制模块102的脉冲；第三，根据接收的脉冲来插补控制脉冲。

本发明的脉冲插补器所能完成两个突出功能，一是在每个控制周期中，可以均匀发出任意个均匀脉冲，包括小数个脉冲和整数个脉冲；二是负脉冲宽度为0.8us，在换向时必须保证脉冲信号处于高电平大于5us。

在实现脉冲插补过程中，采用变时间常数的方法来完成一个控制周期中均匀发出任意个数脉冲。时间常数的变化差值为正负一个时钟周期。如图4所示，假设计数时钟为10M，控制周期为1ms。第一个控制周期要发送7.4个脉冲，第二个控制周期要发送2.6个脉冲。

在实际发送过程中，每个控制周期的来到时，首先计算出每个时钟周期的占有的脉冲数。在图3中，第一个控制周期中，每个时钟周期占有0.00074个脉冲。在每个时钟上升沿来到时，内部计数器加0.00074。当第676个时钟上升沿来到时，内部计数器计数值为0.50024，此时发出脉冲下降沿。当第2028个时钟上升沿来到时，内部计数器计数值为1.50072，此时发出第二个脉冲下降沿。以此类推，当第8784个时钟上升沿来到时，内部计数器值为6.50016，此时发出第7个脉冲。

当第一个控制周期结束时，内部计数器计数值为7.4。进入到第二个控制周期时，每个时钟周期占有0.00026。当第385个时钟上升沿来到时，内部计数器计数值为7.5001，此时发送一个脉冲下降沿。当第4231个时钟上升沿来到时，内部计数器计数值为8.50006，此时发送一个脉冲下降沿。当第8077个时钟上升沿来到的时候，内部计数器计数值为9.50002，此时发送一个脉冲下降沿。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。