[发明专利]双极晶体管及其形成方法、虚拟接地电路有效
| 申请号: | 200910055408.8 | 申请日: | 2009-07-24 |
| 公开(公告)号: | CN101964359A | 公开(公告)日: | 2011-02-02 |
| 发明(设计)人: | 季明华;秦立瑛;肖德元 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L29/73 | 分类号: | H01L29/73;H01L29/423;H01L29/36;H01L21/331;H01L27/12;G05F3/30 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 李丽 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 双极晶体管 及其 形成 方法 虚拟 接地 电路 | ||
技术领域
本发明涉及半导体技术领域,特别涉及一种双极晶体管、双极晶体管的形成方法和驱动双极晶体管的方法以及包含双极晶体管的虚拟接地电路和二倍硅带隙电压电路。
背景技术
双极晶体管有两种基本结构:PNP型和NPN型,由两个背靠背的PN结组成。在这三层半导体中,中间一层叫基区(b),左右两层分别叫发射区(e)和集电区(c)。发射区和基区间形成发射结,集电区和基区间形成集电结。
双极晶体管的结构和制造方法的研究由来已久,常见的双极晶体管的结构和制造方法可以参考中国专利申请第91104429.9号所公开的内容。
现有技术还公开了一种利用现有的nMOS晶体管结构形成的NPN型双极晶体管结构,具体请参照图1所示,包括p型半导体衬底100;位于半导体衬底100中的深n型掺杂阱101(DNW);位于半导体衬底100中的p型掺杂阱102(PW),所述p型掺杂阱102被深n型掺杂阱101包围;位于半导体衬底100中的n+掺杂区,所述n+掺杂区用于形成nMOS晶体管的源/漏极。所述深n型掺杂阱101、p型掺杂阱102以及n+掺杂区构成NPN双极晶体管。当然,现有的nMOS晶体管结构还包括栅介质层103和多晶硅栅极104。
同样,利用pMOS结构还可以形成PNP型双极晶体管。
在上述NPN型双极晶体管结构中,深n型掺杂阱101构成双极晶体管的发射极、p型掺杂阱102构成双极晶体管的基极、n+掺杂区构成双极晶体管的集电极,在使用的时候,需要分别在发射极、基极、集电极上通过接触孔形成电极,然后在基极上施加电流源以使用。
同时,在大量集成电路中,如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和开关稳压器中,都需要精密而稳定的电压基准源电路。基准电压源直接影响着电子系统的性能和精度,因此基准电压源对于温漂、以及与精度有关的指标要求比较高。由于虚拟接地电路(Virtual ground referencecircuit)能够实现高电源抑制比和低温度系数,是目前各种基准电压源中性能最佳的基准源电路。
为了实现高精度,通常都用硅半导体材料本身固有的特征电压(硅带隙电压)作为基准电压,但由于硅半导体材料具有一定的温度系数,所以为解决温漂问题,通常选择一种与基准电压的温度系数极性相反但绝对值相近的器件或电路(如ΔVBE电路),使两者结合起来,相互温度补偿,使总体温度系数近似为零。
发明内容
本发明解决的问题是提供一种双极晶体管、双极晶体管的形成方法和驱动双极晶体管的方法以及包含双极晶体管的虚拟接地电路和二倍硅带隙电压电路。
为解决上述问题,本发明提供一种双极晶体管,包括:绝缘体上硅,所述绝缘体上硅包括硅基底、依次位于硅基底上的埋氧层和顶层硅;基区、发射区和集电区,位于顶层硅内,所述基区位于发射区和集电区之间,所述发射区和集电区的导电类型相同,所述基区导电类型与发射区和集电区相反;基区栅介质层,位于顶层硅上对应于基区位置;多晶硅层,位于基区栅介质层上;发射极,通过第一接触孔与发射区电学连接;集电极,通过第二接触孔与集电区电学连接;基区控制电极,通过第三接触孔与多晶硅层电学连接,所述多晶硅层的导电类型与基区相同,与发射区和集电区相反。还包括:所述集电区和基区之间还包括缓冲区,所述缓冲区的掺杂类型与集电区相同,但掺杂浓度小于集电区,所述缓冲区与集电区之间的界面以及所述发射区与基区的界面倾斜于所述半导体衬底表面。
一种制作如上所述的双极晶体管的方法,包括:提供绝缘体上硅,所述绝缘体上硅包括硅基底、依次位于硅基底上的埋氧层和顶层硅;在顶层硅上形成有源区;在有源区内进行第一注入;在有源区内定义出基区区域,在顶层硅上对应基区区域依次形成基区栅介质层和多晶硅层;在多晶硅层内进行第四注入,所述第四注入使多晶硅层导电类型与基区相同;在基区以外的有源区内进行第二注入,所述第二注入的离子的导电类型与第一注入的离子的导电类型相反,形成发射区和集电区;在顶层硅上形成第一层间介质层,覆盖所述基区栅介质层和多晶硅层;在第一层间介质层内形成第一接触孔、第二接触孔和第三接触孔;在第一层间介质层上形成导电层,采用导电层形成集电极、发射极以及基区控制电极,所述发射极通过第一接触孔与发射区电学连接,所述发射极通过第二接触孔与集电区电学连接,所述基区控制电极通过第三接触孔与多晶硅层电学连接。
还包括在基区区域内进行第一附加注入,所述第一附加注入的离子的导电类型与第一注入的离子的导电类型相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910055408.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





