[发明专利]一种具有实时检测功能的静电破坏保护电路及其控制方法

权利要求书

1.一种静电破坏保护电路，包括：

高压引脚与低压引脚；

延迟电路，包括阻性元件和容性元件，所述阻性元件和容性元件相 互串联跨接在所述高压引脚和低压引脚之间；

受控泄电通路，其用于在控制电路的控制下对静电进行泄放，其 包括一泄电通路，所述泄电通路跨接在所述高压引脚与低压引脚之间；

以及

控制电路，所述控制电路的输入端连接在所述延迟电路的阻性元件 与容性元件之间，所述控制电路的输出端连接所述受控泄电通路的控制 端，其用于控制受控泄电通路在一延迟时间内导通或关闭；

其特征在于，还包括：

电压检测电路，其一端连接所述静电破坏保护电路的所述高压引 脚，其另一端连接所述受控泄电通路的控制端，其用于实时检测静电电 压脉冲，保证当静电电压脉冲处于安全范围以外时所述受控泄电通路 继续泄放静电。

2.根据权利要求1所述的静电破坏保护电路，其特征在于，所述电 压检测电路包括晶体管或者等效电阻。

3.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括一个二极管。

4.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括多个串联的二极管。

5.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括一个三极管。

6.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括多个串联的三极管。

7.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括一个MOS管。

8.根据权利要求2所述的静电破坏保护电路，其特征在于，所述晶 体管包括多个串联的MOS管。

9.根据权利要求1至8中任一项所述的静电破坏保护电路，其特征 在于，所述受控泄电通路包括一个或多个晶体管，所述受控泄电通路的 控制端为晶体管的栅极，所述受控泄电通路的输入端为晶体管的漏极， 所述受控泄电通路的输出端为晶体管的源极。

10.根据权利要求1至8中任一项所述的静电破坏防护电路，其特 征在于，所述受控泄电通路包括N型晶体管，所述N型晶体管的栅极连 接所述控制电路的输出端，所述N型晶体管的源极连接所述低压引脚， 所述N型晶体管的漏极连接所述高压引脚，所述电压检测电路的一端连 接到所述高压引脚。

11.根据权利要求9所述的静电破坏防护电路，其特征在于，所述 受控泄电通路包括N型晶体管，所述N型晶体管的栅极连接所述控制 电路的输出端，所述N型晶体管的源极连接所述低压引脚，所述N型 晶体管的漏极连接所述高压引脚，所述电压检测电路的一端连接到所述 高压引脚。

12.根据权利要求10所述的静电破坏防护电路，其特征在于，所 述延迟电路的容性元件的一端连接所述高压引脚，所述延迟电路的阻性 元件的一端连接所述低压引脚，所述控制电路包括相互串联的偶数级反 相器，其中，所述相互串联的偶数级反相器的一端连接所述延迟电路的 阻性元件与容性元件之间，另一端连接所述受控泄电通路的控制端。

13.根据权利要求10所述的静电破坏防护电路，其特征在于，所 述延迟电路的容性元件的一端连接所述高压引脚，所述延迟电路的阻性 元件的一端连接所述低压引脚，所述控制电路包括一根导线，其中，所 述导线的一端连接所述延迟电路的阻性元件与容性元件之间，另一端连 接所述受控泄电通路的控制端。

14.根据权利要求10所述的静电破坏防护电路，其特征在于，所 述延迟电路的容性元件的一端连接所述低压引脚，所述延迟电路的阻性 元件的一端连接所述高压引脚，所述控制电路包括相互串联的奇数级反 相器，其中，所述相互串联的奇数级反相器的一端连接所述延迟电路的 阻性元件与容性元件之间，另一端连接所述受控泄电通路的控制端。