[发明专利]MOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及MOS晶体管及其制作方法。

背景技术

随着半导体工业朝更小、速度更快的器件发展，半导体器件的特征横向尺寸和深度逐渐减小，要求源/漏极以及源/漏极延伸区(Source/DrainExtension)相应地变浅，当前工艺水平要求半导体器件的源/漏极结的深度小于1000埃，而且最终可能要求结的深度在200埃或者更小的数量级。当前源/漏极结几乎都是以离子注入法来进行掺杂形成。随着电子元件的尺寸缩小，如何以毫微米的工艺技术制造金属-氧化物-半导体(MOS)晶体管的源极和漏极是目前和未来离子注入技术的发展方向。

现有形成MOS晶体管如专利号为6624014的美国专利中所记述的，具体工艺如图1至图3。参考图1，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质层104与栅极105构成栅极结构106。

如图2所示，以栅极结构106为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。

如图3所示，在栅极结构106两侧形成侧墙112；以侧墙112及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。

现有技术形成的MOS晶体管的结构单一，在设计中不够灵活；且随着半导体器件的集成度越来越高，其体积随之变小的余地越来越小，无法满足工艺发展需求。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制作方法，防止MOS晶体管的结构单一，体积无法继续变小。

为解决上述问题，本发明一种MOS晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底包含硅基底、位于硅基底上的氧化层和位于氧化层上的顶层硅，所述顶层硅为n型单晶硅；向顶层硅内进行第一次p型离子注入形成第一p型单晶硅层，所述第一p型单晶硅层与氧化层接触；向顶层硅内进行第二次p型离子注入形成第二p型单晶硅层，所述第一p型单晶硅层和第二p型单晶硅层之间为第一n型单晶硅层，第二p型单晶硅层上为第二n型单晶硅层；进行退火工艺后，刻蚀第二n型单晶硅层、第二p型单晶硅层、第一n型单晶硅层和第一p型单晶硅层，定义源/漏极区域；在第一p型单晶硅层中央形成第一栅极通孔，第二p型单晶硅层中央形成第二栅极通孔；进行高温处理，使第一n型单晶硅层和第二n型单晶硅层的边角圆滑；对第一p型单晶硅层、第一n型单晶硅层、第二p型单晶硅层和第二n型单晶硅层进行掺杂形成同一导电类型的单晶硅层；在第一栅极通孔和第二栅极通孔内以及源/漏极区域周围依次形成栅介质层和栅极；在栅极两侧源/漏极区域的第一p型单晶硅层、第一n型单晶硅层、第二p型单晶硅层和第二n型单晶硅层内形成源/漏极延伸区和源/漏极。

可选的，形成第一栅极通孔和第二栅极通孔的方法为电化学腐蚀法。所述电化学腐蚀法采用的是浓度为10％～49％的氢氟酸溶液，对p型单晶硅层和n型单晶硅层的腐蚀速率选择比为10～20。

可选的，所述第一栅极通孔贯穿第一p型单晶硅层的厚度，第二栅极通孔贯穿第二p型单晶硅层。

可选的，所述p型离子为硼离子。所述第一次p型离子注入的剂量为10¹²/cm²～10¹⁴/cm²，能量为5KeV～25KeV，浓度为10¹⁶/cm³～10¹⁸/cm³。所述第二次p型离子注入的剂量为10¹²/cm²～10¹⁴/cm²能量为30KeV～50KeV，浓度为10¹⁶/cm³～10¹⁸/cm³。

可选的，所述退火时间为1秒～5秒，温度为900℃～1200℃。

可选的，所述高温处理的温度为900℃～1200℃，时间为30分～120分。所述高温处理采用的气体为氢气。

可选的，形成栅极之前还包括步骤：在栅介质层上形成阻挡层。所述阻挡层的材料为氮化钛，厚度为1nm～10nm。