[发明专利]一种刻蚀方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种刻蚀方法。

背景技术

随着半导体器件尺寸的不断减小，对刻蚀工艺也提出了越来越高的要求。 为了获得较佳的边缘轮廓，目前业界普遍采用干法刻蚀，所述干法刻蚀包括等 离子体刻蚀、离子束刻蚀和反应离子刻蚀。

一般来说，使用传统的干法刻蚀机台的刻蚀过程通常包括如下步骤：首先， 将具有多个薄膜层的晶圆传送至刻蚀机台的校准腔内，所述校准腔可旋转晶圆， 随机校准晶圆后，将所述晶圆传送至刻蚀腔内，在刻蚀腔内连续进行所述多个 薄膜层的刻蚀反应。

然而，受传统的刻蚀机台的结构限制，在刻蚀腔内气体浓度分布非常不均 匀，因此在刻蚀腔内不同位置的薄膜层刻蚀速率也是不同的，这导致在刻蚀过 程中，晶圆中间区域和晶圆边缘某个区域内的刻蚀速率存在着明显的差异，进 而导致晶圆边缘经常出现月牙效应，所述月牙效应即是在晶圆的边缘形成如图1 中所示的月牙区域10，所述月牙区域10内薄膜的刻蚀速率最高或者最低。对于 具有多个薄膜层的晶圆而言，需要在同一刻蚀机台内连续进行多个薄膜层的刻 蚀，因此每个薄膜层的刻蚀过程中都会出现月牙效应，每次月牙效应均出现在 晶圆边缘的同一区域，极易导致在该区域内的半导体器件性能失效，影响了半 导体器件的良率。

因此，提出一种刻蚀方法，利用现有的刻蚀机台，通过设定晶圆在校准腔 内的旋转角度来提高半导体器件的良率，是非常具有实际意义的。

发明内容

本发明提供一种刻蚀方法，利用现有的刻蚀机台，解决因月牙效应而导致 的半导体器件性能失效的问题，提高半导体器件的良率。

为解决上述技术问题，本发明提供一种刻蚀方法，包括：提供一形成有多 个薄膜层以及图案化光阻层的晶圆；将所述晶圆传送至刻蚀腔，依次刻蚀每个 薄膜层；其中，在刻蚀每个薄膜层之前，先将所述晶圆传送至校准腔，根据所 述晶圆上已刻蚀薄膜层的刻蚀速率布局旋转所述晶圆。

进一步的，所述刻蚀腔内不同区域的薄膜层刻蚀速率不同。

进一步的，所述校准腔根据所述晶圆上已刻蚀薄膜层的刻蚀速率布局旋转 所述晶圆，使得所述晶圆上已刻蚀薄膜层的刻蚀速率较低的区域对应于所述刻 蚀腔内薄膜层刻蚀速率较高的区域。

进一步的，所述多个薄膜层包括依次形成的栅氧化层、多晶硅层以及阻挡 层。

进一步的，所述刻蚀方法具体包括如下步骤：提供一形成有栅氧化层、多 晶硅层、阻挡层以及图案化光阻层的晶圆；将所述晶圆传送至刻蚀腔，刻蚀所 述阻挡层，并获取所述晶圆上的阻挡层刻蚀速率布局；将所述晶圆传送至校准 腔，根据所述阻挡层刻蚀速率布局旋转所述晶圆；将所述晶圆传送至刻蚀腔， 刻蚀所述多晶硅层，并获取所述晶圆上多晶硅层刻蚀速率布局；将所述晶圆传 送至校准腔，根据所述阻挡层刻蚀速率布局和所述多晶硅层刻蚀速率布局旋转 所述晶圆；将所述晶圆传送至刻蚀腔，刻蚀所述栅氧化层。

进一步的，所述校准腔根据所述阻挡层刻蚀速率布局旋转所述晶圆，使得 所述晶圆上阻挡层刻蚀速率较低的区域对应于所述刻蚀腔内刻蚀速率较高的区 域。

进一步的，所述校准腔根据所述阻挡层刻蚀速率布局和所述多晶硅层刻蚀 速率布局旋转所述晶圆，使得所述晶圆上阻挡层刻蚀速率和多晶硅层刻蚀速率 较低的区域对应于所述刻蚀腔内刻蚀速率较高的区域。

与现有技术相比，本发明所提供的刻蚀方法，在刻蚀每个薄膜层之前，先 将晶圆传送至校准腔，所述校准腔根据该晶圆上已刻蚀薄膜层的刻蚀速率布局 旋转晶圆，使得每个薄膜层的刻蚀速率布局起到互补作用，提高了半导体器件 的良率。

附图说明

图1为月牙区域的示意图；

图2为本发明一实施例所提供的刻蚀方法的流程图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施 方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精 准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。