[发明专利]用于增加侧边吃锡效果的电路板堆栈结构

说明书

技术领域

本发明涉及一种电路板堆栈结构，特别是涉及一种用于增加侧边吃锡效果的电路板堆栈结构。

背景技术

请参阅图1所示，现有的第一种电路板堆栈结构是使用植入锡球B的方式以进行复数个电路板P1、P2的堆层。然而，采用此种方式仍具有整体高度不易控制、结构强度较弱、输出入脚位数较少、植球成本较高、间距有限制及不易小型化等缺点存在。

请参阅图2A及图2B所示，现有第二种电路板堆栈结构是使用电路板侧边的焊接面S以进行复数个电路板P3、P4、P5的堆栈。然而，因为该等电路板P3、P4、P5之间的焊接面S并无侧边吃锡效果，而造成该等电路板P3、P4、P5之间的组装合格率较差(有些焊接面S无法通过导电膏G产生电性连接)，可靠度也相对较差。

发明内容

本发明要解决的技术问题是为了克服现有的电路板堆栈结构技术存在整体高度不易控制、结构强度较弱、输出入脚位数较少、间距有限制及不易小型化、组装良率较差等的缺陷，提供一种堆栈时的整体高度易控制、可靠性高用于增加侧边吃锡效果的电路板堆栈结构，本发明通过在电路基板的侧边开设缺槽(利用半个或小于的类似邮票孔构造)，以达到增加侧边吃锡效果的目的。

为了解决上述技术问题，本发明是通过下述技术方案来解决上述技术问题的：根据本发明的其中一种方案，提供一种用于增加侧边吃锡效果的电路板堆栈结构，其特点在于，其包括：一底层电路基板、一顶层电路基板、至少一中层电路基板、一缺槽单元、及一导电层单元；

该底层电路基板的上表面的外围区域是具有复数个上层焊接面，该顶层电路基板的下表面的外围区域是具有复数个下层焊接面；

该中层电路基板是电性地设置于该底层电路基板与该顶层电路基板之间，其中该中层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的第一焊接面，该中层电路基板上表面的外围区域是具有复数个分别电性连接于该等下层焊接面的第二焊接面；

该缺槽单元是具有复数个选择性地成形于该底层电路基板的上端侧面、该顶层电路基板的下端侧面、及/或该中层电路基板的中层侧面的缺槽，其中该等缺槽是选择性地连通于该上层焊接面及该第一焊接面或连通于该下层焊接面及该第二焊接面；以及

该导电层单元是具有复数个设置于该等上层焊接面与该等第一焊接面之间及设置于该等下层焊接面与该等第二焊接面之间的导电层，并且该等导电层是填充于该等缺槽内。

较佳地，该底层电路基板的上表面是具有复数个底层电子组件，该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件，并且该中层电路基板的上表面及/或下表面具有复数个中层电子组件。

较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个下层焊接面。

较佳地，上述成形于该底层电路基板的上端侧面上的缺槽只连通于该上层焊接面及该第一焊接面，上述成形于该顶层电路基板的下端侧面上的缺槽只连通于该下层焊接面及该第二焊接面，并且该中层电路基板的侧面是包括一上端侧面及一下端侧面，上述成形于该中层电路基板的下端侧面上的缺槽只连通于该第一焊接面及该上层焊接面，上述成形于该中层电路基板的上端侧面上的缺槽只连通于该第二焊接面及该下层焊接面。

较佳地，该等导电层为导电锡膏。

较佳地，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，该等缺槽可选择性地成形于该中层电路基板侧边的内侧面或外侧面，并且该等缺槽单元可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。

为了解决上述技术问题，根据本发明的其中一种方案，还提供另一种用于增加侧边吃锡效果的电路板堆栈结构，其特点在于，其包括：一底层电路基板、一顶层电路基板、一缺槽单元、及一导电层单元；该缺槽单元是具有复数个选择性地成形于该底层电路基板的上端侧面及/或该顶层电路基板的下端侧面的缺槽，其中该等缺槽是连通于该上层焊接面及该下层焊接面；该导电层单元是具有复数个设置于该等上层焊接面与该等下层焊接面之间的导电层，并且该等导电层是填充于该等缺槽内。

较佳地，该底层电路基板的上表面是具有复数个底层电子组件，并且该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件。

较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的下层焊接面，以使得该顶层电路基板是电性地设置于该底层电路基板上。