[发明专利]全二进制权电容的分段电容阵列

说明书

技术领域

本发明涉及的是一种集成电路技术领域的电容阵列，具体地说，涉及的是一种全二进制权电容的分段电容阵列。

背景技术

二进制权的电容阵列是逐次逼近比较模数转换器(SAR-ADC)的核心部分，然而随着集成电路特征尺寸的减小，集成度的增加，实现高精度，高速，低功耗，小面积成为芯片设计的趋势，尤其在实现便携式系统以及SOC系统中显得特别重要。传统的模数转换器设计中，一直存在着速度与精度、功耗与面积之间的权衡，二进制权衡逐次比较器是一种实现低功耗，中等速度、精度的模数转换器。但一直受到电容匹配精度的限制，不能实现高精度的设计。

经对现有技术的检索发现，James L.McCreary等在《IEEE Journal OfSolid-State Circuits》(电子电气工程固态电子电路期刊，1975年12月，第6期371页)上发表的“All-MOS Charge Redistribution Analog-to-DigitalConversion Techniques——Part I”(“全MOS电荷重分布模数转换器技术——第一部分”)。该文献中提到可以采用二进制权电容阵列实现逐次逼近模数比较器，二进制权衡电容阵列是由N个二进制权电容组成，用于实现权电压参考值。然而此电路结构受到电容之间的匹配影响，在接近现代集成电路工艺电容的极限匹配情况下，大概只能实现10位精度的模数转换，同时，此电容阵列在实现高精度比较时需要非常大的电容值来实现，从而消耗更大的芯片面积；后来，人们提出分段电容阵列的思想，Eugenio Culurciello等在《IEEE Circuits andSystems，ISCAS’03.Proceeding of the 2003 International Symposium on》(电子电器工程电路与系统，2003年国际会议进展刊物，2003年5月，第1期301至304页)上发表的“An8-bit 1m W successive approximation ADC in SOICMOS”(一种基于绝缘体上硅CMOS工艺上实现8位，1mW逐次逼近模数转换器)，该文中采用了分段电容阵列技术，电容阵列由M位MSB和L位LSB电容阵列组成，通过连接电容实现N＝M+L位的二进制权电压。虽然此电路结构在一定程度上缓减了芯片面积的瓶颈，但引入了一个非二进制权衡的连接电容，这给电容的匹配和版图等设计上带来一定的困难，因为在实际工艺当中设计非二进制权的电容是这个电容阵列的主要瓶颈。

在逐次逼近模数转换器的要求中，需要实现高精度与小面积的设计，需要解决好芯片面积以及电容的匹配的设计困难，然而上述两项技术存在芯片面积以及电容之间匹配的权衡问题。

发明内容

本发明的目的在于针对于现在技术的不足，提供了一种全二进制权电容的分段电容阵列，避免了采用非二进制权电容值和避免了在实现高精度模数转换器或者数模转换时所需要的电容大小和芯片面积，同时一定程度上缓减了电容之间匹配的极限瓶颈。

本发明是通过以下技术方案实现的，本发明包括：最高有效位(MSB)电容阵列，最低有效位(LSB)电容阵列，连接在最高有效位电容阵列和最低有效位电容阵列之间的多组分段电容阵列，以及各分段电容阵列之间的连接电容(其中为连接任意两段电容阵列的电容)，其中本发明创新在于连接电容完全由单位电容C₀的全二进制权倍数组成，连接电容是由连接两段电容阵列中的下一段电容阵列中的所有二进制权电容串联，再将其串联电容进行两组并联构成的。