[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及半导体器件制造方法。

背景技术

随着半导体制造工艺的不断发展，器件的尺寸也不断缩小。例如对于MOS 场效应管，其栅极尺寸不断缩小，相应地，沟道长度也不断缩短而产生短沟 道效应，使得例如MOS场效应管的阈值电压降低。为了提高器件性能，现有 普遍采用超浅结技术来抑制短沟道效应，即通过降低所述MOS场效应管源/ 漏区的结深，以减小源/漏区和衬底之间的电容，来抑制短沟道效应。

现有技术一般是在形成源/漏轻掺杂区注入之后，进行快速热退火。即， 在栅极两侧的衬底中轻掺杂注入之后，进行快速热退火以重新晶体化所述轻 掺杂区。现有技术的一种半导体器件制造方法部分过程举例如下：

参照图1a所示，在衬底10上依次形成栅氧化层20和栅极21。形成栅氧 化层20和栅极21一般采用化学气相沉积的方法。栅氧化层20一般采用例如 氧化硅等材料。

参照图1b所示，对衬底10进行N型离子注入，在栅氧化层20和栅极 21两侧的衬底中形成深度较浅的N型延伸区30、31。对于目前采用的90nm 及以下的工艺，在形成N型延伸区之后，还会进行晕环注入(Halo Implantation)。晕环注入为大角度的离子注入工艺，主要是防止源漏相通， 降低延伸区结深以及缩短沟道长度。

参照图1c所示，在栅氧化层20和栅极21两侧形成侧墙26，并再次进行 N型离子注入，以形成N型轻掺杂区40、41。

在形成N型轻掺杂区40、41之后，对所述轻掺杂区进行退火。一般采用 尖峰退火(spike-annealing)。

然后，再进行与上述步骤类似的P型轻掺杂区工艺及相应退火工艺，以 及后续的源、漏极形成工艺。

在例如美国专利US7091097 B1中还能发现更多与上述内容相关的信息。

然而，在目前的半导体器件制造过程中发现，在离子注入之后，衬底中 存在较多的注入离子残留，可能产生结漏电(junction leakage)等现象，影响 所形成的半导体器件性能。

发明内容

本发明解决的是现有技术半导体器件制造过程中的离子注入后，衬底中 存在较多注入离子残留，而影响所形成的半导体器件性能的问题。

为解决上述问题，本发明提供一种半导体器件制造方法，包括N型离子 注入形成N型轻掺杂区之后的退火，其中所述退火包括尖峰退火和浸入式退 火(soak-annealing)。

与现有技术相比，上述半导体器件制造方法具有以下优点：通过尖峰退 火和浸入式退火的结合应用，使得注入离子残留的现象得到了改善。

附图说明

图1a至1c是现有技术的一种半导体器件制造方法部分过程示意图；

图2a是本发明半导体器件制造方法中N型离子注入形成N型轻掺杂区之 后的退火的一种实施方式流程图；

图2b是本发明半导体器件制造方法中N型离子注入形成N型轻掺杂区 之后的退火的另一种实施方式流程图；

图3是本发明半导体器件制造方法中的各种退火实例示意图；

图4是根据本发明的一种实施例对N型轻掺杂区退火以及现有技术对N 型轻掺杂区退火后，测量到的N型轻掺杂区的深度对比表；

图5是根据本发明的一种实施例对N型轻掺杂区退火、P型轻掺杂区退 火以及现有技术对N型轻掺杂区退火、P型轻掺杂区退火后，测量到的N型 轻掺杂区的深度对比表；

图6是根据本发明的另一种实施例对N型轻掺杂区退火以及现有技术对 N型轻掺杂区退火后，测量到的N型轻掺杂区的深度对比表；

图7是根据本发明的另一种实施例对N型轻掺杂区退火、P型轻掺杂区 退火以及现有技术对N型轻掺杂区退火、P型轻掺杂区退火后，测量到的N 型轻掺杂区的深度对比表。

具体实施方式

参照图2a所示，根据本发明半导体器件制造方法的一种实施方式，在N 型离子注入形成N型轻掺杂区之后的退火过程中，先执行步骤s1，进行尖峰 退火，并接着执行步骤s2，进行浸入式退火。

以下通过一个具体的半导体器件制造的实例对上述实施方式方法进行进 一步说明。

继续参照图1a所示，在衬底10上依次形成栅氧化层20和栅极21。形成 栅氧化层20和栅极21一般采用化学气相沉积的方法。栅氧化层20一般采用 例如氧化硅等材料。