[发明专利]一种基于CAN总线的频率信号产生方法及电路

权利要求书

1.一种基于CAN总线的频率量信号产生方法，其特征在于：所述的基 于CAN总线的频率量信号产生方法由CAN总线实现与上位机通信，接收频 率量给定数据，CPU子系统实现CAN总线管理并将接收到的频率量给定数 据分地址写入FPGA片内RAM，FPGA首先将内部RAM频率量给定数据转换 为分频系数，然后根据分频系数在相应通道产生频率信号，电平转换与放 大电路将FPGA产生的频率信号进行驱动与放大，将低电压CMOS电平转换 任意电平频率波形信号以适用不同场合需求，同时通过CAN总线将CPU子 系统及FPGA运行状态、各通道频率值反馈给上位机；CAN总线的入口与上 位机进行通讯连接，并将通信信号首先连接CAN总线收发器，经光电隔离 后连接至CAN通信控制器；再由CAN通信控制器将相应数据、地址、控制 总线连接至CPU子系统的CPU处理器；CPU部分IO端口连接至FPGA，使CPU 可以通过这些端口实现对FPGA数据的写入或读出；FPGA频率输出IO连接 至电平转换与放大子系统的数据缓冲，对频率量信号进行相应数据缓冲， 再由数据缓冲接至信号放大环节，将信号进行放大调整后输出信号。

2.一种实现权利要求1所述基于CAN总线的频率量信号产生方法的电 路，其特征在于：由CAN总线、CPU子系统、FPGA、电平转换与放大子系 统电路组成；CAN总线的入口与上位机进行通讯连接，并将通信信号首先 连接CAN总线收发器，经光电隔离后连接至CAN通信控制器；再由CAN通 信控制器将相应数据、地址、控制总线连接至CPU子系统的CPU处理器； CPU部分IO端口连接至FPGA，使CPU可以通过这些端口实现对FPGA数据 的写入/读出；FPGA频率输出IO连接至电平转换与放大子系统的数据缓冲， 对频率量信号进行相应数据缓冲，再由数据缓冲接至信号放大环节，将信 号进行放大调整后输出信号；同时通过CAN总线将CPU子系统及FPGA运行 状态、各通道频率值反馈给上位机以便实现闭环控制。

3.根据权利要求2所述的电路，其特征在于：CAN总线实现频率量发 生插件与上位机的通信，接收频率量给定数据，由CAN总线收发器、CAN 通信控制器、光电隔离及接口保护电路组成，为了提高CAN通信的可靠性， CAN总线采用了两套完全相同的电路组成热备份冗余控制，当一路CAN通 信受干扰或失败时自动切换到另一路。

4.根据权利要求2所述的电路，其特征在于：所述的CPU子系统由处 理器、时针、复位电路组成，CPU子系统根据CPU的设备地址信号读取本 插件CAN总线数据，并实现CAN总线的管理，通过CAN总线接收来自上位 机的频率量给定数据，并将相应频率数据分地址写入FPGA片内RAM。

5.根据权利要求2所述的电路，其特征在于：FPGA子系统由DC/DC 电源、FPGA及程序存储器FLASH组成，包括地址编码译码管理、存储频率 量数据、频率计算及产生频率信号部分，地址编码译码将CPU写入的频率 数据分地址存放在FPGA内部不同数据存储区；FPGA内部编程设计有数据 存储区，用来存放CPU写入的频率数据，不同的地址对应不同频率输出通 道；FPGA将内部数据存储区存放的频率量给定信息根据时针频率转换成分 频系数，将该分频系数写入一个24位定时器对主时针进行分频产生要求的 频率信号。

6.根据权利要求2所述的电路，其特征在于：电平转换与放大子系统 的数据缓冲将FPGA产生的LVCMOS电平频率信号经缓冲进行驱动，然后经 比较器进行放大，产生方波频率信号，根据运放所接工作电源的不同，输 出方波信号幅值范围为5～30V。