[发明专利]一种基于FPGA的图像处理系统无效

专利信息
申请号: 200910041680.0 申请日: 2009-08-05
公开(公告)号: CN101625754A 公开(公告)日: 2010-01-13
发明(设计)人: 黄以华;凌国俊;凌紫皓 申请(专利权)人: 黄以华
主分类号: G06T1/20 分类号: G06T1/20
代理公司: 广州粤高专利商标代理有限公司 代理人: 罗晓林
地址: 516006广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga 图像 处理 系统
【权利要求书】:

1、一种基于FPGA的图像处理系统,包括一个图像处理芯片FPGA模块,所述的FPGA包括ARM接口模块、SDRAM控制模块、命令解释模块、显示控制模块和总线仲裁模块,其特征在于:所述的FPGA的ARM接口模块还连接有主控制器,所述的主控制器是ARM微处理器。

2、根据权利要求1所述的基于FPGA的图像处理系统,其特征在于:所述的FPGA作为ARM的外设,挂接到ARM总线上,并映射到ARM的存储空间,使得ARM能够将图像数据和自定义的图像命令发送给FPGA进行处理。

3、根据权利要求2所述的基于FPGA的图像处理系统,其特征在于:所述的ARM外接一片FLASH用于启动ARM及存放图像数据,两片SDRAM作为内存,用于程序的运行。

4、根据权利要求3所述的基于FPGA的图像处理系统,其特征在于:所述的ARM接口模块用于与主控制器ARM通信;SDRAM控制模块用于对FPGA模块中的SDRAM进行读写;命令解释模块用于解释图像处理命令并处理图像数据;显示控制模块用于输出处理后的图像到CRT显示器;总线仲裁模块用于对FPGA内部各个模块对总线的申请进行排序,给各模块分配总线使用权。所述的各个模块采用共享总线的互联方式挂接到WISHBONE总线上,实现各模块的连接及数据的交换。

5、根据权利要求4所述的基于FPGA的图像处理系统,其特征在于:所述的FPGA内部WISHBONE总线的时钟频率采用100MHZ,SDRAM控制器时钟频率采用133MHZ,显示控制器时钟频率采用25MHZ。

6、根据权利要求5所述的基于FPGA的图像处理系统,其特征在于:所述的FPGA通过SDRAM控制模块外接SDRAM,SDRAM作为图像处理命令及图像数据的存储空间;通过显示控制模块外接DAC数模转换器,DAC用于完成图像数据的数模转换并输出给CRT显示。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于黄以华,未经黄以华许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910041680.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top