[发明专利]基于芯片内建时钟晶振的智能自校准芯片及自校准方法

权利要求书

1.一种基于芯片内建时钟晶振的智能自校准芯片，包括在芯片(11)的内部设置有内建时钟晶振(2)、电阻阵列(8)、电容阵列(9)、芯片功能逻辑(12)、自校准模块(10)，芯片(11)与时钟基准源(1)连接，其特征在于：

自校准模块(10)又包括了频率比较单元(3)、累计单元(4)、仲裁单元(5)、数值加减单元(6)和存储单元(7)，

所述的时钟基准源(1)的1A输出端同频率比较单元(3)的3B输入端相连，内建时钟晶振(2)的2A输出端同频率比较单元(3)的3A输入端相连，内建时钟晶振(2)的2C输出端同芯片功能逻辑(12)的12A输入端相连，频率比较单元(3)的3C输出端同仲裁单元(5)的5A输入端相连，累计单元(4)的4A输出端同仲裁单元(5)的5D输入端相连，仲裁单元(5)的5C输出端同数值加减单元(6)的6C输入端相连接，仲裁单元(5)的5B输出端同存储单元(7)的7A输入端相连，数值加减单元(6)的6A输出端同频率比较单元(3)的3D输入端相连，数值加减单元(6)的6A输出端还同累计单元(4)的4B输入端相连，数值加减单元(6)的6B输出端同电容阵列(9)的9A输入端相连，数值加减单元(6)的6B输出端还同电阻阵列(8)的8A输入端相连，存储单元(7)的7B输出端同电容阵列(9)的9C输入端相连，存储单元(7)的7B输出端还同电阻阵列(8)的8C输入端相连，电阻阵列(8)的8B输出端同内建时钟晶振(2)的2B输入端相连，电容阵列(9)的9B输出端同内建时钟晶振(2)的2D输入端相连。

2.一种基于芯片内建时钟晶振的智能自校准方法，其特征在于：该方法采用一种芯片结构，该结构包括：在芯片(11)的内部设置有内建时钟晶振(2)、电阻阵列(8)、电容阵列(9)、芯片功能逻辑(12)、自校准模块(10)，芯片(11)的外部与时钟基准源(1)连接，

所述的自校准模块(10)又包括了频率比较单元(3)、累计单元(4)、仲裁单元(5)、数值加减单元(6)和存储单元(7)；所述的时钟基准源(1)的1A输出端同频率比较单元(3)的3B输入端相连，内建时钟晶振(2)的2A输出端同频率比较单元(3)的3A输入端相连，内建时钟晶振(2)的2C输出端同芯片功能逻辑(12)的12A输入端相连，频率比较单元(3)的3C输出端同仲裁单元(5)的5A输入端相连，累计单元(4)的4A输出端同仲裁单元(5)的5D输入端相连，仲裁单元(5)的5C输出端同数值加减单元(6)的6C输入端相连接，仲裁单元(5)的5B输出端同存储单元(7)的7A输入端相连，数值加减单元(6)的6A输出端同频率比较单元(3)的3D输入端相连，数值加减单元(6)的6A输出端还同累计单元(4)的4B输入端相连，数值加减单元(6)的6B输出端同电容阵列(9)的9A输入端相连，数值加减单元(6)的6B输出端还同电阻阵列(8)的8A输入端相连，存储单元(7)的7B输出端同电容阵列(9)的9C输入端相连，存储单元(7)的7B输出端还同电阻阵列(8)的8C输入端相连，电阻阵列(8)的8B输出端同内建时钟晶振(2)的2B输入端相连，电容阵列(9)的9B输出端同内建时钟晶振(2)的2D输入端相连，

该方法利用上述芯片结构，按照以下步骤实施：

步骤A、将初始确定的应用阵列位数中间数数值作为基准数据存入存储单元(7)中，应用阵列是指电阻、电容阵列，中间数数值是指应用了一半的电阻、电容时的值；

步骤B、将步骤A的基准数据作为暂存数值输入存储单元(7)中，根据暂存数据进行判断，是最初的数据，其数据没有被确认为最终数据时，则进入步骤D；是需要校准的情况，需要进行加减操作最初数据，则进入步骤C；是已经校准过的情况，就直接应用确定的最终数据，则进入步骤H；

步骤C、利用数值加减单元(6)对步骤B的暂存数据输出进行加减操作，得到调整后的数据；

步骤D、根据步骤C得到的调整数据调整相应的电阻阵列(8)、电容阵列(9)，得到对应的电阻、电容值；

步骤E、根据步骤D得到的电阻、电容值调整内建时钟晶振(2)，得到调整后的时钟频率，并将该调整后的时钟频率输入芯片功能逻辑(12)中；

步骤F、利用频率比较单元(3)，将步骤E得到的调整后的时钟频率与时钟基准源(1)给出的时钟基准源时钟频率进行频率比较，通过比较得到内建时钟晶振(2)是比预计的标准内建时钟频率大、小、还是相等，频率比较单元(3)不停的进行比较，并将结果实时输出到仲裁单元(5)，仲裁单元(5)分别输出信号到数值加减单元(6)和存储单元(7)中，数值加减单元(6)再将信号分别输入频率比较单元(3)、累计单元(4)、电阻阵列(8)、电容阵列(9)中；同时存储单元(7)将信号分别输入电阻阵列(8)、电容阵列(9)中，对内建时钟晶振(2)的内建时钟频率进行调整，如果调整后的时钟频率与时钟基准源时钟频率不匹配，则返回到步骤B；

步骤G、利用累计单元(4)进行计时计次操作，如果计时计次数值没有达到设计者自定义的额定值则返回到步骤B；

步骤H、在存储单元(7)中存储时钟频率校准好的最终数据，此数据即为校准完成的结果数据。