[发明专利]一种嵌入式系统测试用的数据采集器

说明书

技术领域

本发明涉及嵌入式系统测试领域，特别涉及一种嵌入式系统测试用数据采集器。

背景技术

随着我国航空航天事业的发展，航空航天系统中的控制核心与指挥中枢——嵌入式系统的安全性，可靠性被提高到异常重要的地位。测试是保证这类生命攸关系统可靠性的重要手段。测试可分为黑盒测试和白盒测试两种方法。黑盒测试主要检查程序是否达到系统功能要求，白盒测试主要跟踪程序执行过程，度量程序逻辑覆盖率。白盒测试是成本高，难度大，而系统级的白盒测试则难度更高，可测性更差。

目前，已经商业化应用的嵌入式系统白盒测试工具主要以纯软件测试和纯硬件测试方式为主，纯软件测试方式是在一种不真实的模拟环境下运行，测试不够准确，并且有插桩函数和预处理函数，对源程序的执行有较大影响(超过50％)，无法保证嵌入式系统基本的实时性要求。纯硬件测试方式，如仿真器、逻辑分析仪，主要应用于系统开发阶段，不能满足基本测试要求。现在，又出现了一种较新的软硬件相结合的测试方式，从纯软件测试方式中吸取了插桩技术，并且经过改进，插入的只是一句汇编级输出语句，减小了测试对于源程序执行效率的影响(影响只占1％-15％)，最大限度保持系统实时性。从纯硬件测试方式中吸取了总线捕获数据技术并且对它进行了改进，不再是传统的采样方式，而是通过不间断地监视系统总线，不会遗漏任何重要测试点数据，可以做到精确的数据测试与观察。软硬件相结合的测试方式中核心部件之一——数据采集器，是测试系统数据传输的中枢，是整个测试系统的核心关键部分，能够实现测试数据的采集、存储、压缩、上传等功能。

发明内容

本发明的目的在于提供一种嵌入式系统测试用数据采集器。

为了实现上述目的，本发明采用以下技术方案予以实现：

一种嵌入式系统测试用数据采集器，主要由三大单元组成：输入接口单元，核心处理单元和输出接口单元。

硬件结构图如图1所示：

工作过程：

1.硬件连接。测试探头一端连接测试目标系统的地址、数据、控制总线，另一端采用排针方式连接采集器。测试探头可以采用可伸缩的测试钩或测试夹等。使用串口或USB方式，连接采集器与测试服务器。

2.FPGA配置。FPGA采用被动串行(PS)配置方式。首先，采集器上电，配置单元产生FLASH单元的读写与控制信号，将FLASH中的配置数据以并行方式读入配置单元。然后，配置单元产生FPGA配置时所需要的时序信号，将并行数据转换为串行数据输出到FPGA中，进行配置。配置结束后，FPGA进入用户状态。

3.采集器配置。采集器进入用户程序执行状态，首先，控制单元将在FLASH中存储的采集器配置信息(测试配置信息，传输方式配置信息等)读出，写入相关配置存储寄存器中，进行采集器配置。也可以通过串口或USB方式接受测试服务器发送的采集器配置命令，接受采集器配置信息，将配置信息写入相关配置存储寄存器中，并备份到FLASH中。

4.数据采集，压缩。采集器进入测试执行状态。数据采集IP核监视测试目标系统地址、数据、控制总线。当有数据输出时，数据采集IP核锁存、比较地址总线上的数据，如是测试结果数据，则锁存数据总线上的数据，并向CPU发送中断请求信号。CPU启动中断服务程序，获取数据，送给数据压缩单元，进行数据压缩，压缩后的数据进入FIFO单元，准备数据上传。

5.数据上传。CPU驱动数据输出单元中的串口或USB控制器，将FIFO中的数据上传到测试服务器中。

数据输入接口单元：

输入接口单元采用2X10连接插座和2X20的连接插座连接，通过测试探头分别与16位的地址总线，32位的数据总线和控制总线连接。地址、数据和控制总线的采用数据缓冲器进行输入数据的缓冲。

硬件结构图如图2所示：

核心处理单元：

核心处理单元主要完成数据采集与处理。主要包括5大模块：FPGA模块，配置模块，时钟模块，FLASH模块，SDRAM模块。FPGA模块是系统的控制中心，采用NIOS II作为软核CPU，结合数据采集IP核，数据压缩算法与FIFO，完成数据采集，压缩与系统运行控制。配置模块主要完成的FPGA运行配置工作，采用被动串行配置方式。配置模块产生FLASH片选与读写控制逻辑，将存储的配置数据读入配置模块，然后将并行数据变换为串行数据，同时产生FPGA配置时序信号，将数据写入FPGA。时钟模块产生PFGA和配置芯片的运行时钟。FLASH模块提供程序存储区。SDRAM提供系统运行的内存区域。