[发明专利]基于FPGA的MVB数字量输入模块

说明书

技术领域

本发明涉及一种MVB数字量输入模块，尤其涉及一种基于FPGA的MVB数字量输入模块。

背景技术

MVB是将位于同一车辆，或固定重联的不同车辆中的标准设备连接到列车通信网络上的车辆总线。MVB采用主-从方式，介质访问由总线上唯一的主设备集中控制。主设备将总线的带宽分为两部分，即周期性的固定分配的部分(周期相)和按需分配的部分(偶发相)。周期相传送过程数据，偶发相传送消息数据。MVB中的设备按性能可以分为0类～5类共6种类型，其中，0类设备不具有数据通信能力，主要包括中继器和总线耦合器等；1类设备具有过程数据性能和设备状态响应性能；2/3/4/5类设备除具有1类设备的性能外，还具有消息数据性能，其中4类和5类设备还具有总线管理能力，可以作为总线主。

数字量输入信号在MVB总线上是通过过程数据传输的，具有过程数据能力MVB设备为1类设备。传统的MVB数字量输入模块由如图1所示的CPU1、MVB协议控制器2、DI采集隔离电路3和MVB物理接口5组成，由于CPU中含有软件，在列车通信网络现场较大干扰环境下可靠性不如硬件电路，因此能够由硬件完成的工作尽量不要用软件做。

发明内容

本发明针对上述课题的提出，而研制一种采用现场可编程门阵列(FPGA)将原来需要由CPU和MVB协议控制器完成的功能集中在FPGA中的MVB数字量输入模块。本发明的采用的具体技术手段如下：

一种基于FPGA的MVB数字量输入模块，包括DI采集隔离电路和MVB物理接口，其特征在于还包括：内部设有曼彻斯特编解码单元、逻辑控制单元和DI处理单元的FPGA；

所述曼彻斯特编解码单元用于将逻辑控制单元送来的数据转换为曼彻斯特码，或将MVB总线通过MVB物理接口输入的曼彻斯特码数据解码为逻辑数据送给逻辑控制单元；

所述逻辑控制单元用于将DI处理单元传送回来的数字信号通过曼彻斯特编解码单元进行编码后通过MVB物理接口输入到MVB总线上；

所述DI处理单元用于对DI采集隔离电路传回的信号进行滤波处理；

所述DI采集隔离电路将采集的信号传送给FPGA进行处理后，通过MVB物理接口传送到MVB总线上。

还包括MVB地址配置器通过数据线连接到FPGA上为输入模块分配设备地址和逻辑地址；所述MVB地址配置器由编码开关构成。

同现有技术相比，本发明的优点是显而易见的，该MVB数字量输入模块符合IEC-61375的标准；FPGA是一种硬件芯片，其可靠性和稳定性要远高于CPU软件，另外将CPU和MVB协议控制器由一片FPGA完成，简化了电路结构。由于其结构简单和便于生产适于在机车领域广泛推广。

附图说明

图1为含CPU的MVB数字量采集模块电路结构框图；

图2为本发明采用FPGA的MVB数字量输入模块电路结构框图；

图3为本发明实施例中逻辑控制单元的控制逻辑状态图。

图中：1、CPU，2、MVB协议控制器，3、DI采集隔离电路，5、MVB物理接口，6、FPGA，601、逻辑控制单元，602、曼彻斯特编解码单元，603、DI处理单元，7、MVB地址配置器。

具体实施方式

如图2所示一种基于FPGA的MVB数字量输入模块是将相应设备上的信号，经过处理后传送到MVB总线上的装置，由DI采集隔离电路3、MVB物理接口5、MVB地址配置器7和内部设有曼彻斯特编解码单元602、逻辑控制单元601及DI处理单元603的FPGA 6构成；其中所述曼彻斯特编解码单元602既曼彻斯特编解码器，由编码器和解码器两部分组成，编码器负责将逻辑控制单元601送来的数据转换为曼彻斯特码，并加上帧头帧尾(MVB链路层数据以帧为基本单位，除帧头帧尾外，MVB的数据帧全部为标准曼彻斯特码。根据帧为主帧或从帧，帧头有不同的编码。MVB的帧尾为0.75BT+125nS的低电平)。解码器监测线路电平的下降沿并作为每一个帧的开始，判断帧头数据正确后，对其后的曼彻斯特码数据进行解码，转换为正常的逻辑数据，送给逻辑控制单元601。