[发明专利]半导体装置、半导体装置的制造方法、半导体制造检查装置和检查装置

说明书

技术领域

本发明涉及半导体装置及其检查技术，尤其涉及在具有与在半导体衬底上设置的绝缘膜之间隔着由阻挡膜和该阻挡膜上的籽膜构成的复合膜而在该绝缘膜中设置的至少一层Cu布线的半导体装置中适用的有效技术。 

背景技术

以LSI的高度集成化为目的的LSI布线的微细化设计长期以来都是世界潮流，在布线微细化的历史中，因布线电阻增加导致的信号传递延迟和焦耳损耗的增大、以及电迁移等导致的断线和短路等的问题目益突显，所使用的布线材料也发生了变革。在1997年，作为取代到那时为至在LSI中一直使用的铝(Al)及其合金的布线材料，使用铜(Cu)布线的芯片面世，以此为契机，世界进入了微细Cu布线的实用化开发阶段。Cu布线由于具有(1)低电阻、(2)高的抗电迁移性、(3)高熔点等的特点，而在微细化方面优于Al布线，长期以来一直期待将其用在实际产品中。另外，为了实现Cu布线的实用化，利用化学机械研磨法(CMP，化学机械抛光)和镀敷法形成布线等的布线形成工艺也同时登场，成为现在制造中一般不可或缺的工艺之一。作为具有这样的Cu布线的半导体装置的例子，可举出具有多层Cu布线结构的半导体装置。 

另外，如美国半导体工业协会(SIA)的ITRS(The International Technology Roadmap for Semiconductors，即国际半导体技术路线图)2003版，或者(社)电子信息技术产业协会的半导体技术路线图专门委员会的《国际半导体技术路线图》2003年版(日译版)所示，根据ITRS的LSI布线设计规则，现在商品化中的半导体Cu布线的节点宽度正在从90nm经65nm向45nm发展。而且，描绘了自2010年以后，节点宽度达到45nm以下～32nm的路线图。 

但是，随着布线的微细化，Cu布线中因电迁移EM(electromigration)和应力迁移SM(stress migration)产生的布线的可靠性低的问题被愈发关注，同时，作为生产技术上的问题点，在制造LSI的阶段在CMP后的表面上形成微细缺陷，出现随布线宽度减小产生的断线导致的致命缺陷的可能性增加。由于这样的表面缺陷成为与成品率下降、制造成本表现直接相关的问题，所以为了实现布线微细化，开发降低缺陷的技术成为制造上必须解决的课题之一。 

在上述的伴随高集成化的LSI的制造工序中，在预先形成了槽的绝缘膜上用电镀法埋入Cu后，用CMP除去除用于形成布线的槽部以外的过剩的Cu(覆盖层部分)而形成布线的所谓镶嵌法，作为微细加工的基本技术已经实用化且普及。另外，在镶嵌法中，一般采用在绝缘膜槽内侧提供了用来防止Cu从Cu布线向硅半导体扩散的阻挡膜、和作为电镀形成Cu布线的籽(种)的纯Cu或Cu合金等的籽膜的结构。在各代节点宽度中的Cu布线制造技术的历史中，例如专利文献1和2所示，作为可以实现LSI制造的技术依次开发了与布线宽度匹配的布线的制造要素技术。 

(专利文献1)日本特开2001-68475号公报 

(专利文献2)日本特开2002-367999号公报 

发明内容

(本发明要解决的问题) 

但是，这些要素技术是用来制作对每代布线可以实用的布线形状的制造技术，本质上不是提供维持普遍的布线的低密度表面缺陷的缺陷控制技术。因此，在进行布线微细化时，存在必须考虑制造方法特有的依赖性，并且通过试行错误来制作用于形成布线的镀Cu条件和之后的退火条件、布线叠层工艺和设计的条件、阻挡膜和籽膜的材料 的选择和形成条件等的问题。 

于是，本发明为了解决上述的问题而提出，其代表性的目的在于探明自现在起的LSI代的制造阶段中在Cu布线表面形成的微细缺陷的本质原因，提供具有Cu布线的半导体装置及其检查技术，该Cu布线具有对布线宽度的变化影响小、能把表面缺陷降低到比能实用的级别还低的级别的基本晶体结构。 

从本说明书的描述和附图可以更清楚地了解本发明的上述及其它目的和新颖特征。 

(解决问题的手段) 

下面，简要说明本申请中公开的发明中的代表性方案的概要。 

即，代表性方案的概要是在具有与在半导体衬底上设置的绝缘膜之间隔着由阻挡膜和该阻挡膜上的籽膜构成的复合膜而在该绝缘膜中设置的至少一层Cu布线的半导体装置中，通过确定该阻挡膜和籽膜，且使晶界∑值27以下的对应(CSL)晶界占该Cu布线的全部晶界的比例(频度)为60％以上，能够把表面缺陷降低到能实用的现状级别的1/10以下。