[发明专利]用于ESD保护的方法和设备

说明书

技术领域

本发明涉及静电放电(ESD)保护。

背景技术

静电放电(ESD)保护是集成电路的所需特征。在亚微米工艺中晶体管的低击穿电压的情况下，重要的是保护功率供应引脚和焊垫不受ESD损坏，尤其是在没有高电容可用于从放电吸收电流的较小集成电路上。例如分流电路(shunt circuit)的功率箝位电路可用于提供ESD保护。分流电路通过将功率供应线分流到接地而响应功率供应线上电压的快速上升(有时称为ESD加压事件)。或者，集成电路上耦合到正和负功率供应的保护二极管可在需要时用于ESD保护。

可通过上升时间差在ESD加压事件与功率的正常施加之间进行区分。举例来说，在现有技术集成电路中，功率供应线上的上升时间对于ESD加压事件可大约为若干毫微秒(ns)，而在对供应线的常规功率施加期间的上升时间可大约为若干微秒(μs)。因此，在ESD加压事件与常规施加上升时间之间可能存在数量级差。

在一些情况下，在正常操作期间当若干输出同时切换时，可能功率供应线上由于噪声而带来的电压降(例如IR或RLC电压降)可大体上类似于ESD加压事件上升时间范围，从而触发不正确或错误的保护。在正常操作期间的错误触发是不合意的，且可能会损坏集成电路或使用所述集成电路的系统。

发明内容

揭示一种使静电放电(ESD)保护电路的错误触发最少的技术。在一实施例中，ESD触发元件的电阻器—电容器(RC)时间常数在正常操作期间减小，从而使错误触发的风险降到最低。由于无需与释放维持触发状态的装置(即，触发锁存器)相关联的超时电路，所以节省了电路布局面积。根据所述ESD保护电路的使用条件和所需应用而在操作情形中设定用于触发的RC时间常数。

附图说明

通过借助实例给出且应结合附图理解的以下描述，可获得对本发明的更详细理解，其中：

图1是根据本发明实施例的用于提供ESD保护的设备的图解；

图2是根据本发明实施例的描述在通电ESD加压事件期间ESD保护设备的操作的信号波形的图解；以及

图3是根据本发明实施例的用于提供ESD保护的方法。

具体实施方式

将参看附图描述本发明，附图中相同标号始终表示相同元件。为了描述本发明的实施例，下文给出各种定时速率的实例。应注意，这些实例是根据当前现有技术而提供。随着集成电路特征大小减小，定时速率、上升时间和下降时间将相应缩放。因此，这些实例不是限制性的且未来的进步包含于本发明实施例的范围内。

本发明的实施例提供静电放电(ESD)保护，其适用于至少以下示范性情形：

(a)对于供应电压大约为0伏(即，集成电路(IC)关闭)的给定电路。这里，本发明的实施例是响应于由ESD产生的供应电压变化范围内的供应电压变化ESD事件可能在测试、手动处置IC、IC输送(即，生产线)和制造工艺(组装、封装等)期间发生，

(b)在处于ESD事件的范围内的装置通电期间。本发明的一些实施例在为大约2—3V/100ns或更慢(取决于制造处理技术)且在相当大程度上慢于ESD事件产生的时操作。

(c)当V_DD没有从0伏开始(即，IC已通电)时。这里，本发明的实施例使电路能够免于可能由同时切换输出(SSO)产生噪声或其它类型噪声引起的触发。即使当干扰在ESD事件产生的干扰的范围内时电路也受到保护。

ESD保护设备

图1是用于提供ESD保护的设备100的图解。设备100的所需操作是在未通电装置中提供对ESD事件的保护，且当装置通电时对具有与ESD事件类似特性的电活动是透明的。未通电情形例如可以是当含有ESD保护设备100的装置正在被输送时(即，制造链或手动处置)或涉及制造工艺(即，组装或封装)时。透明情形例如可以是在正常操作中不存在ESD风险或大的去耦电容大体上在系统级(即，集成电路外部)可用于屏蔽相关联装置(例如另一集成电路或系统)的情况下的通电操作期间。