[发明专利]一种制作堆叠薄膜的方法

说明书

技术领域

本发明是关于一种制作堆叠薄膜的方法，尤指一种采用搭配硬掩模及两段式蚀刻工艺来制作堆叠薄膜的方法。

背景技术

非易失性存储器装置具有不因电源供应中断而造成储存数据遗失的特性，因此被广泛使用。现今广泛使用的非易失性存储器装置包含有唯读存储器(read-only-memory，ROM)、可程式化唯读存储器(programmable-read-onlymemory，PROM)、可抹除及可程式化唯读存储器(erasable-programmable-read-only memory，EPROM)以及电子式可抹除可程式化唯读存储器(electrically-erasable-programmable-read-only memory，EEPROM)。其中，电子式可抹除可程式化唯读存储器相较于其他非易失性存储器不同的处在于他们可利用电子来进行程式化及抹除操作。

目前对EEPROM装置中产品研发的方向均集中在增加程式化的速度、降低进行程式化与读取时的电压、延长数据保存的时间、减少存储器单元的抹除时间以及缩小存储器元件的尺寸。此外，习知快闪(Flash)存储器阵列(array)多使用一种由双层多晶硅堆叠所形成的栅极(Dual poly-Sigate)，且在此栅极结构中多晶硅通常会以介电材料作区隔，元件操作时将电子由基板注入底层的多晶硅中达到储存数据(data)的功能。然而，此由双层多晶硅栅极所形成的存储器阵列由于只能储存单一位元的数据，故较不利于提升存储器容量。因此另一种衍生的快闪存储器使用硅-氧化物-氮化物-氧化物-硅(SONOS)作为数据储存单元即因应而生，而且可以作到一个晶体管(transistor)同时储存二个位元的功能，如此可以达到缩小元件尺寸及提升存储器的容量。

需注意的是，习知在制作上述SONOS存储器的氧化物-氮化物-氧化物(ONO)结构时通常会直接以一图案化光致抗蚀剂层作为掩模来进行蚀刻工艺，以形成所需的ONO堆叠图案。由于ONO结构最上层的氧化层具有较差的附着性(poor adhesion)，在蚀刻ONO堆叠薄膜时通常会在紧贴图案化光致抗蚀剂层的最上层氧化层部位形成底切(undercut)现象，进而使影响整个存储器元件的运作。因此，如何改良目前的工艺来预防SONOS存储器结构中产生底切问题即为目前一重要课题。

发明内容

因此本发明的主要目的是提供一种制作堆叠薄膜的方法，以改良上述习知在制作SONOS存储器时容易因堆叠薄膜中的氧化层附着力不佳而产生底切的问题。

本发明主要揭露一种制作堆叠薄膜的方法。首先提供一半导体基底，然后形成一堆叠薄膜于半导体基底上，且堆叠薄膜包含多个介电层。接着覆盖一硬掩模于堆叠薄膜上，并去除部分硬掩模及堆叠薄膜最底层介电层以上的所有介电层中未被硬掩模盖住的部分，随后再去除堆叠薄膜中最底层的介电层。

本发明另揭露一种制作集成电路的方法。首先提供一半导体基底，该半导体基底上定义有一存储器区与一逻辑区。然后形成一堆叠薄膜于半导体基底上的存储器区及逻辑区，且堆叠薄膜包含多个介电层。接着覆盖一硬掩模于存储器区及逻辑区的堆叠薄膜表面、部分去除存储器区的硬掩模及堆叠薄膜最底层介电层以上的所有介电层中未被硬掩模盖住的部分以及完全去除逻辑区的硬掩模及堆叠薄膜最底层介电层以上的所有介电层、部分去除存储器区的堆叠薄膜最底层的介电层及完全去除逻辑区的堆叠薄膜最底层的介电层、去除存储器区的硬掩模以及形成一晶体管于逻辑区。

附图说明

图1至图5为本发明较佳实施例制作一图案化堆叠薄膜的示意图；

图6至图13为本发明另一实施例整合一SONOS存储器与一互补式金属氧化物半导体(CMOS)晶体管的工艺示意图。

主要元件符号说明

12 半导体基底    14 堆叠薄膜

16 氧化层        18 氮化层

20 氧化层        22 硬掩模

24 图案化光致抗蚀剂层    32 半导体基底

34 堆叠薄膜              36 氧化层

38 氮化层                40 氧化层

42 硬掩模                44 图案化光致抗蚀剂层

46 存储器区              48 逻辑区

50 栅极氧化层            52 多晶硅层

56 侧壁子

具体实施方式