[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法。 

背景技术

为了增大半导体装置的安装密度，采用将称作CSP(芯片级封装：ChipScale Package)的半导体构成体设置在比该半导体构成体平面尺寸更大的底板上的方法。日本公开专利2004-71998号公报公开有这样的半导体装置的结构以及制造方法。在该现有技术公开的半导体装置中，在半导体构成体的周围的底板上设置有绝缘层。在半导体构成体以及绝缘层上设置有上层绝缘膜。上层绝缘膜上设置上层布线，该上层布线连接于半导体构成体的外部连接用电极(柱状电极)。 

在上述以往的半导体装置的制造方法中，在其尺寸能够形成多个完成的半导体装置的底板上配置多个半导体构成体，形成绝缘层以及上层绝缘膜，并在上层绝缘膜上形成上层布线。因此，在上层绝缘膜上形成上层布线时，半导体构成体已经埋入上层绝缘膜下。 

因此，在形成上层布线后，在进行上层布线的检查的结果被判定为不良的情况下，不得不废弃优良的、价格比较高的半导体构成体，其已经埋入判定为上述不良的上层布线下的上层绝缘膜下。其结果是，如果考虑上述结构的半导体装置的合格率，不得不使上层布线成型的合格率要求变得极为严格。 

例如，50～70μm尺度下形成布线的合格率的现状为80～85％，而从上述结构的半导体装置的成本面来说，合格率要求为99.5％以上，该要求不能被满足。特别是，伴随着布线的细微化的进行，正在寻求能够适用于30～50μm尺度、15～25μm尺度的方法。 

发明内容 

因此，本发明的目的是提供一种能够提高整体合格率的半导体装置的制造方法。 

根据本发明，提供了一种具有以下部分的半导体装置：半导体构成体(6)，具有半导体基板(8)、设置于上述半导体基板(8)上的外部连接用电极(14a)、以及形成有使上述外部连接用电极(14a)的至少一部分露出的第2开口部(17)的电极覆盖层(7)；绝缘层(34)，形成于上述半导体构成体(6)的周围；布线(2)，横跨上述半导体构成体(6)下以及上述绝缘层(34)下地形成，并具有连接垫片部(2a)，该连接垫片部(2a)形成有与上述外部连接用电极(14a)对应的第1开口部(5)；和连接导体(22)，经由上述第2开口部(17)以及上述第1开口部(5)将上述外部连接用电极(14a)以及上述布线(2)电连接，上述连接导体(22)从上述布线(2)突出。 

并且，本发明提供一种半导体装置的制造方法，根据该制造方法，准备半导体构成体(6)的工序，该半导体构成体(6)具有半导体基板(8)、设置于上述半导体基板(8)上的外部连接用电极(14a)、以及覆盖上述外部连接用电极(14a)的电极覆盖层(7)；准备具有布线(2)的底板(52)的工序，上述布线(2)具有形成有与外部连接用电极(14a)对应的第1开口部(5)的连接垫片部(2a)；将半导体构成体(6)固定于上述底板(52)上的工序；在上述半导体构成体的周围的上述底板(52)上形成绝缘层(34)的工序；除去上述底板(52)的工序；将到达上述外部连接用电极(14a)的第2开口部(17)形成在与上述布线(2)的上述第1开口部(5)对应的上述半导体构成体(6)的上述电极覆盖层(7)上的工序；和形成连接导体(22)的工序，该连接导体(22)将上述布线(2)与上述外部连接用电极(14a)电连接，上述连接导体(22)从上述布线(2)突出。 

发明效果 

根据本发明，在分别形成具有外部连接用电极的半导体构成体以及布线并将这两者固定之后，进行外部连接用电极与布线的电连接，所以，在搭载半导体构成体前，能够进行布线的检查，由此，能够提高整体的合格率。 

附图说明

图1是本发明的第1实施方式的半导体装置的截面图。 

图2是图1所示的半导体装置的制造方法的一个例子，是最初准备的装置的截面图。 

图3(A)是图2的后续工序的截面图，图3(B)是其仰视图。 

图4是图3的后续工序的截面图。 

图5是图4的后续工序的截面图。 

图6是图5的后续工序的截面图。 

图7是图6的后续工序的截面图。 

图8是图7的后续工序的截面图。 

图9是图8的后续工序的截面图。 

图10是图9的后续工序的截面图。 

图11是图10的后续工序的截面图。 

图12是图11的后续工序的截面图。 

图13是图12的后续工序的截面图。