[发明专利]三维阵列半导体存储设备及其修复方法

权利要求书

1.一种非易失性存储设备，包括：

三维3D单元阵列，包括位于相应多个堆叠衬底层中的多个单元阵列，所述单元阵列共享位线；

列选择电路，选择包括在该3D单元阵列中的存储单位；以及

熔丝块，控制该列选择电路利用位于3D单元阵列中的多个冗余位线中的一个来修复多个有缺陷的列。

2.如权利要求1所述的非易失性存储设备，其中，所述有缺陷的列的数量等于或小于堆叠衬底层的数量。

3.如权利要求1所述的非易失性存储设备，其中，所述熔丝块包括熔丝电路，用于存储有缺陷的列的地址以选择冗余位线。

4.如权利要求3所述的非易失性存储设备，其中，与所述有缺陷的列的地址相对应的有缺陷的位线连接到多个有缺陷的存储单位。

5.如权利要求1所述的非易失性存储设备，其中，所述熔丝块包括多个熔丝电路，每个熔丝电路存储多个有缺陷的列的地址以选择冗余位线。

6.如权利要求5所述的非易失性存储设备，其中，熔丝电路在数量上与衬底层相对应。

7.如权利要求6所述的非易失性存储设备，其中，通过与每个衬底层相对应的层地址来选择每个熔丝电路。

8.如权利要求1所述的非易失性存储设备，其中，所述存储单位在非易失性存储器中。

9.一种非易失性存储设备，包括：

三维3D单元阵列，包括在相应多个堆叠衬底层中所形成的多个单元阵列，所述单元阵列共享位线；

列选择电路，选择连接到3D单元阵列的位线；以及

熔丝块，控制所述列选择电路响应于与衬底层相对应的层地址和列地址、使用位于3D单元阵列中的冗余位线之一来修复多个有缺陷的列，

其中，该3D单元阵列进一步包括：

第一存储单位，与衬底层相对应，并且连接到第一位线；

第二存储单位，与衬底层相对应，并且连接到第二位线；以及

冗余存储单位，与衬底层相对应，并且连接到冗余位线。

10.如权利要求9所述的非易失性存储设备，其中，当存在至少一个有缺陷的第一存储单位时，所述熔丝块存储与第一位线相对应的列地址，并且控制列选择电路响应于与第一位线相对应的列地址的输入来选择冗余位线。

11.如权利要求9所述的非易失性存储设备，其中，当该至少一个有缺陷的第一存储单位具有与有缺陷的第二存储单位不同的衬底层时，所述熔丝块控制列选择电路响应于与第一位线相对应的列地址和与第二位线相对应的列地址来选择冗余位线。

12.如权利要求11所述的非易失性存储设备，其中，所述熔丝块包括至少两个熔丝盒单元。

13.如权利要求12所述的非易失性存储设备，其中，所述熔丝盒单元之一响应于与衬底层相对应的层地址被激活。

14.一种非易失性存储设备，包括：

三维3D单元阵列，包括在相应多个堆叠衬底层中所形成的多个单元阵列，所述单元阵列共享位线；

列选择电路，选择连接到该3D单元阵列的位线；以及

熔丝块，控制该列选择电路响应于列地址、用位于3D单元阵列中的冗余位线来修复有缺陷的列，

其中，3D单元阵列进一步包括：

多个第一存储单位，与多个衬底层相对应，并且连接到第一位线；

多个第二存储单位，与多个衬底层相对应，并且连接到第二位线；

多个第一冗余存储单位，与多个衬底层相对应，并且连接到第一冗余位线；以及

多个第二冗余存储单位，与多个衬底层相对应，并且连接到第二冗余位线。

15.如权利要求14所述的非易失性存储设备，其中，当存在至少一个有缺陷的第一存储单位时，所述熔丝块存储与第一位线相对应的列地址，并且控制列选择电路响应于与第一位线相对应的列地址的输入来选择第一冗余位线。

16.如权利要求15所述的非易失性存储设备，其中，当存在至少一个有缺陷的第二存储单位时，所述熔丝块存储与第二位线相对应的列地址，并且控制列选择电路响应于与第二位线相对应的列地址的输入来选择第二冗余位线。