[发明专利]双功函数半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置的制造方法，尤其涉及一种双功函数半导体 装置，其具有一栅极堆叠结构，上述栅极堆叠结构具有高介电常数材料与单 一栅极。

背景技术

缩减金属氧化物半导体场效晶体管(metal-oxide-semiconductor field  effect transistor；MOSFET)装置的尺寸以改善其性能，会随着二氧化硅栅介 电质的变薄而发生较高的栅极漏电流。为了解决此一问题，则以高介电常数 (k值)材料(例如铪基(Hf-based)或铝基(Al-based)等k值大于二氧化硅的介电 常数的材料)来取代二氧化硅栅介电质。随着高介电常数材料的引进，而发生 了一个新的问题，即是费米能级钉扎效应(Fermi level pinning effect)，其源于 上述高介电常数材料与多晶硅之间的交互作用。费米能级钉扎效应是多晶硅 /金属氧化物界面的重要特征，其造成金属氧化物半导体场效晶体管装置中的 高阈值电压(threshold voltage)。

上述问题的一项已知的解决方案是导入金属栅极材料。然而，已证实上 述方案难以确认可相容于传统的金属氧化物半导体互补金属氧化物半导体 (complementary metal-oxide-semiconductor；CMOS)制造工艺的能带边缘(band  edge)金属(具有N型或P型功函数(WF)的金属，其需要低阈值电压(Vt))。可 使用搭配单一或双介电质的双金属栅极来制造CMOS。在任一种情况中，需 要选择性地移除其中一个金属栅极，并增加工艺复杂度与成本。

另一种适用于CMOS制造的解决方案是使用全硅化(fully silicide；FUSI) 栅极，不需选择性地移除栅极或栅介电质。然而，在此方法中，全硅化栅极 在N型金属氧化物半导体(NMOS)与P型金属氧化物半导体(PMOS)需要不同 的硅化相。在小尺度的装置中，上述全硅化栅极的相或成分容易发生分布不 均的情况，而造成严重的晶片内阈值电压(Vt)不均的问题。

发明内容

本发明的一方式是关于具有优异性能的一半导体装置及其制造方法。

本发明的另一方式是关于双功函数半导体装置的制造方法及装置本身， 上述双功函数半导体装置具有一单一金属栅极与一栅介电质，上述栅介电质 具有多个介电顶盖层。

另一发明的方式是关于双功函数半导体装置的制造方法，上述双功函数 半导体装置具有一单一金属栅极与一栅介电质，上述栅介电质具有多个介电 顶盖层。上述方法克服公知的方法的至少一个问题，并具有改善制造能力的 优点。

本发明是提供一种双功函数半导体装置的制造方法，包含：提供一基底， 上述基底具有一第一区与一第二区；形成一第一栅极堆叠结构于上述第一区 上，上述第一栅极堆叠结构具有一第一有效功函数(effective work function)； 以及形成一第二栅极堆叠结构于上述第二区上，上述第二栅极堆叠结构具有 一第二有效功函数；其中上述第一栅极堆叠结构与上述第二栅极堆叠结构的 形成步骤包含：在上述基底的上述第一区与上述第二区上，形成一主介电质； 将一第一介电顶盖层选择性地形成于上述第二区上，其中上述第一介电顶盖 层是与上述主介电质直接接触，并决定上述第二栅极堆叠结构的上述第二有 效功函数；在上述第一区上的上述主介电质之上、与上述第二区上的上述第 一介电顶盖层之上，形成一第二介电顶盖层，其中上述第二介电顶盖层不会 对上述第二栅极堆叠结构的上述第二有效功函数造成实质影响；以及形成一 栅极于上述第一区与上述第二区上的上述第二介电顶盖层之上并与其直接 接触，上述栅极包含一金属层，其中上述金属层是与上述第二介电顶盖层一 起决定上述第一栅极堆叠结构的上述第一有效功函数。

在上述的双功函数半导体装置的制造方法中，上述第一区为一N型金属 氧化物半导体(NMOS)区，上述第二区为一P型金属氧化物半导体(PMOS)区。

在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层为一 铝基(Al-based)的介电质。

在上述的双功函数半导体装置的制造方法中，上述第一介电顶盖层是选 自下列所组成的族群：AlO、AlN、与AlO和AlN的混合物。

在上述任一项的双功函数半导体装置的制造方法中，上述第二介电顶盖 层为一镧系元素基(lanthanide-based)的介电质。