[发明专利]电阻改变型存储器

说明书

技术领域

本发明涉及电阻改变型存储器。

背景技术

电阻改变型存储器，诸如MRAM(磁随机存取存储器)、ReRAM(阻性随机存取存储器)等，作为继NAND型闪存之后的下一代非易失性存储器已引起了关注(参考，例如，第6,256,223号美国专利)。

通过使写电流流入例如作为存储单元的电阻改变元件并改变其状态(电阻值)，数据被写入电阻改变型存储器。另外，通过使读电流流入电阻改变元件并检测其电阻值，数据被读出。读电流的值被设置得小于写电流的值。

用于评价非易失性存储器性能的要素有干扰(disturb)和保持能力(retention)。

干扰是指当数据被读和写时对存储单元造成的扰动(错误的写)，保持能力是指存储单元的数据保持期间。

顺带提一下，当存储单元被小型化时，因为布线电阻值和晶体管的导通电阻值增加了，所以当驱动电压具有预定值时，能够流入到存储单元的写电流值减小了。

然而，写电流的值影响保持能力。即，当写电流的值减小时，存储单元的数据保持期间通常被缩短了。

另外，读数据时施加到存储单元上的电压影响读灵敏度。因而，为了保持足够的读灵敏度，读数据时施加到存储单元上的电压、即、读电流的值，不能被充分减小。

在此情况下，当写电流的值如上所述被减小时，因为写数据时施加到存储单元上的电压被减小，所以读数据时施加到存储单元上的电压与写数据时施加到存储单元上的电压之间的比率被减小了。

因此，当写电流的值被减小时，容易发生读干扰(read disturb)。

发明内容

本发明的一个方面的电阻改变型存储器具有：沿着第一方向延伸的第一和第二驱动线；沿着与第一方向交叉的第二方向延伸的第三驱动线；一端与第三驱动线相连接的第一电阻改变元件；第一二极管，具有与第一驱动线相连接的阳极和与第一电阻改变元件的另一端相连接的阴极；第二二极管，具有与第一电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；驱动器/接收器(sinker)，将写电流供给到第一电阻改变元件；以及写控制电路，其被配置为，当第一数据被写入到第一电阻改变元件时，使写电流按从第一驱动线到第三驱动线的方向流动，并且当第二数据被写入到第一电阻改变元件时，使写电流按从第三驱动线到第二驱动线的方向流动。

本发明的一个方面的电阻改变型存储器具有：沿着第一方向延伸的第一和第二驱动线；沿着与第一方向交叉的第二方向延伸的第三和第四驱动线；一端与第三驱动线相连接的第一和第二电阻改变元件；一端与第四驱动线相连接的第三和第四电阻改变元件；第一齐纳二极管，具有与第一电阻改变元件的另一端相连接的阳极和与第一驱动线相连接的阴极；第二齐纳二极管，具有与第二电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；第三齐纳二极管，具有与第三电阻改变元件的另一端相连接的阳极和与第一驱动线相连接的阴极；第四齐纳二极管，具有与第四电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；驱动器/接收器，将写电流供给到第一电阻改变元件；以及写控制电路，其被配置为，当第一数据被写入到第一电阻改变元件时，使写电流按从第一驱动线到第三驱动线的方向流动，并且当第二数据被写入到第一电阻改变元件时，使写电流按从第三驱动线到第一驱动线的方向流动。当第一和第二数据被写入到第一电阻改变元件时，写控制电路使第二驱动线浮置。写电流被设置成这样的值：使得当第一数据被写入到第一电阻改变元件时，让施加到第一齐纳二极管的电压等于或大于该第一齐纳二极管的齐纳电压而施加到第三齐纳二极管的电压小于该第三齐纳二极管齐纳电压，以及当第二数据被写入到第一电阻改变元件时让施加到第四齐纳二极管的电压小于第四齐纳二极管的齐纳电压。

附图说明

图1为表示本发明的第一基本结构的视图；

图2为表示本发明的第二基本结构的视图；

图3为表示本发明的第三基本结构的视图；

图4为表示本发明的第四基本结构的视图；

图5为表示本发明的第五基本结构的视图；

图6为表示本发明的第六基本结构的视图；

图7为表示本发明的第七基本结构的视图；

图8为表示本发明的第八基本结构的视图；

图9为表示第一实施例的电阻改变型存储器的视图；

图10为表示写控制电路的视图；

图11为表示译码器的视图；

图12为表示第一实施例的电阻改变型存储器的视图；

图13为表示写控制电路的视图；