[发明专利]层叠器件制造方法有效
申请号: | 200910001453.5 | 申请日: | 2009-01-09 |
公开(公告)号: | CN101483142A | 公开(公告)日: | 2009-07-15 |
发明(设计)人: | 荒井一尚;川合章仁 | 申请(专利权)人: | 株式会社迪思科 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/60;H01L21/78 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 黄纶伟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层叠 器件 制造 方法 | ||
1.一种层叠器件制造方法,该层叠器件制造方法使用加强晶片来制 造层叠器件,该加强晶片在表面上具有:由呈格子状排列的间隔道划分 出多个区域并在该划分出的区域内形成有器件的器件区域、以及围绕该 器件区域的外周剩余区域,在该加强晶片中,背面中的与器件区域对应 的区域被磨削而将器件区域的厚度形成为规定厚度,并且,与该外周剩 余区域对应的区域被保留而形成环状加强部,其特征在于,该层叠器件 制造方法包含:
晶片层叠工序,准备基盘晶片,该基盘晶片具有比该加强晶片的该 环状加强部的内径稍小的直径,并在表面上形成有与该加强晶片的形成 在该器件区域内的多个间隔道和多个器件对应的多个间隔道和多个器 件,使该基盘晶片的表面面对该加强晶片中的与该器件区域对应的背面, 使相互对应的间隔道一致来接合,形成层叠晶片;
电极连接工序,在形成于构成该层叠晶片的该加强晶片的各器件上 的电极所在的部位,形成到达形成在该基盘晶片的各器件上的电极的通 孔,在该通孔内埋设导电体来将电极之间连接;以及
分割工序,在实施了该电极连接工序之后,将该层叠晶片沿间隔道 切断,分割成各个层叠器件。
2.根据权利要求1所述的层叠器件制造方法,其特征在于,在实施 该分割工序之前,实施以下工序:环状加强部去除工序,去除环状加强 部,以使构成该层叠晶片的该加强晶片具有比环状加强部的内径稍小的 直径;第2晶片层叠工序,使实施了该环状加强部去除工序的该层叠晶 片中的该加强晶片的表面面对接下来要层叠的加强晶片中的与器件区域 对应的背面,使相互对应的间隔道一致来接合;以及第2电极连接工序, 在形成于通过该第2晶片层叠工序而层叠的上侧的加强晶片的各器件上 的电极所在的部位,形成到达形成在下侧的加强晶片的各器件上的电极 的通孔,在该通孔内埋设导电体来将电极之间连接。
3.根据权利要求2所述的层叠器件制造方法,其特征在于,重复实 施该环状加强部去除工序和该第2晶片层叠工序以及该第2电极连接工 序,形成多层的层叠晶片。
4.根据权利要求1至3中的任意一项所述的层叠器件制造方法,其 特征在于,在实施该分割工序之前,实施对该基盘晶片的背面进行磨削 来形成为规定厚度的基盘晶片磨削工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社迪思科,未经株式会社迪思科许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910001453.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:选择性沉积重掺杂外延硅锗的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造