[发明专利]用于集成电路的封环结构

权利要求书

1.一种用于集成电路的封环结构，其特征在于，所述用于集成电 路的封环结构包含：

封环，沿所述集成电路的周边排列，其中所述封环至少包含第一 部分和第二部分，以及其中所述第二部分位于模拟和/或射频电路块的 外侧，且所述第二部分屏蔽所述模拟和/或射频电路块免受噪声影响； 以及

深N阱，形成于P型衬底中，且所述深N阱位于所述第二部分的 底部。

2.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述封环是不连续的，所述第二部分与所述第一部分相间隔。

3.如权利要求1所述的用于集成电路的封环结构，其特征在于， 还包含连续的外部封环，所述外部封环位于所述封环的外侧。

4.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述第二部分的长度等于或大于已屏蔽的所述模拟和/或射频电路块 的跨距。

5.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述第一部分包含第一P⁺区域，所述第一P⁺区域位于所述P型衬底中。

6.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述第二部分包含第二P⁺区域，所述第二P⁺区域位于所述深N阱中。

7.如权利要求6所述的用于集成电路的封环结构，其特征在于， 还包含P阱，所述P阱位于所述第二P⁺区域与所述深N阱之间。

8.如权利要求6所述的用于集成电路的封环结构，其特征在于， 所述第二部分更包含第一N阱与第二N阱，所述第一N阱通过第一浅 沟槽隔离结构与所述第二P⁺区域电性隔离，所述第二N阱通过第二浅 沟槽隔离结构与所述第二P⁺区域电性隔离。

9.如权利要求8所述的用于集成电路的封环结构，其特征在于， 所述第一N阱与所述第二N阱具有11000-15000埃的连接深度，以及 所述深N阱具有19000-21000埃的连接深度。

10.如权利要求8所述的用于集成电路的封环结构，其特征在于， 所述第一N阱以及所述第二N阱耦接于所述深N阱。

11.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述第二部分包含N⁺区域，所述N⁺区域位于所述深N阱中。

12.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述深N阱接地或耦接于供应电压。

13.如权利要求1所述的用于集成电路的封环结构，其特征在于， 所述第二部分包含导电壁垒，所述导电壁垒为一堆叠，所述堆叠包含 金属层、接触/通过层或所述金属层与所述接触/通过层的结合，且所述 导电壁垒伴随所述集成电路组件的制造而形成。

14.一种用于集成电路的封环结构，其特征在于，所述用于集成电 路的封环结构包含：

封环，沿所述集成电路的周边排列，其特征在于，所述封环至少 包含第一部分和第二部分；

第一深N阱，形成于P型衬底中，且所述第一深N阱位于所述第 一部分的底部；以及

第二深N阱，形成于P型衬底中，且所述第二深N阱位于所述第 二部分的底部。

15.如权利要求14所述的用于集成电路的封环结构，其特征在于， 所述封环是不连续的，所述第二部分与所述第一部分相间隔。

16.如权利要求14所述的用于集成电路的封环结构，其特征在于， 还包含连续的外部封环，所述外部封环位于所述封环的外侧。

17.如权利要求14所述的用于集成电路的封环结构，其特征在于， 所述第二部分的长度等于或大于已屏蔽的所述模拟和/或射频电路块 的跨距。