[发明专利]电压电平转换器电路

权利要求书

1.一种电压转换器电路，包括：

适合于接收以第一电压电源为基准的输入信号的输入级；

适合于连接到第二电压电源，并操作地用于至少临时保存输入信号的逻辑状态的锁存器；和

耦接在输入级和锁存器之间的电压钳，电压钳操作地用于把锁存器两端之间的最大电压设定为第一规定电平，并把输入级两端之间的最大电压设定为第二规定电平，电压转换器电路在锁存器和电压钳之间的接点产生第一输出信号，电压转换器电路在电压钳和输入级之间的接点产生第二输出信号。

2.按照权利要求1所述的电压转换器电路，其中输入级，锁存器和电压钳中的每一个都包含至少一个厚氧化层晶体管。

3.按照权利要求1所述的电压转换器电路，其中输入级包括以差分输入级配置的形式连接的一对晶体管。

4.按照权利要求1所述的电压转换器电路，其中输入级包括第一和第二NMOS晶体管，第一NMOS晶体管的第一源极/漏极适合于连接到电压转换器电路的电压回路，第一NMOS晶体管的第二源极/漏极连接到电压钳的第一节点，第一NMOS晶体管的栅极适合于接收表示输入信号的逻辑补的第一信号，第二NMOS晶体管的第一源极/漏极适合于连接到电压转换器电路的电压回路，第二NMOS晶体管的第二源极/漏极连接到电压钳的第二节点，以及第二NMOS晶体管的栅极适合于接收表示输入信号的第二信号。

5.按照权利要求1所述的电压转换器电路，其中锁存器包括第一和第二PMOS晶体管，第一PMOS晶体管的第一源极/漏极适合于连接到电压转换器电路的电压电源，第一PMOS晶体管的第二源极/漏极在第三节点连接到电压钳，第一PMOS晶体管的栅极在第四节点连接到电压钳，第二PMOS晶体管的第一源极/漏极适合于连接到电压转换器电路的电压电源，第二PMOS晶体管的第二源极/漏极在第四节点连接到电压钳，以及第二PMOS晶体管的栅极在第三节点连接到电压钳。

6.按照权利要求1所述的电压转换器电路，其中电压钳包括第一和第二PMOS晶体管，以及第一和第二NMOS晶体管，第一和第二PMOS晶体管的第一源极/漏极分别连接到锁存器的第一和第二节点，第一和第二PMOS晶体管的栅极被连接在一起，并适合于接收第一偏压，第一PMOS晶体管的第二源极/漏极连接到第一NMOS晶体管的第一源极/漏极，第二PMOS晶体管的第二源极/漏极连接到第二NMOS晶体管的第一源极/漏极，第一和第二NMOS晶体管的栅极被连接在一起，并适合于接收第二偏压，以及第一和第二NMOS晶体管的第二源极/漏极分别连接到输入级的第一和第二节点。

7.按照权利要求6所述的电压转换器电路，其中第一和第二偏压基本上彼此相等。

8.按照权利要求1所述的电压转换器电路，至少还包括第一和第二输出缓冲器，第一输出缓冲器操作地用于接收第一输出信号，并产生表示第一输出信号的第一缓冲输出信号，第二输出缓冲器操作地用于接收第二输出信号，并产生表示第二输出信号的第二缓冲输出信号，第一缓冲输出信号以电压转换器电路的电压电源和第一偏压为基准，第二缓冲输出信号以电压转换器电路的电压回路和第二偏压为基准。

9.按照权利要求8所述的电压转换器电路，其中根据第一偏压控制第一规定电平，并且根据第二偏压控制第二规定电平。

10.按照权利要求8所述的电压转换器电路，至少还包括第三和第四输出缓冲器，第三输出缓冲器操作地用于接收第一输出信号的逻辑补，并产生表示第一输出信号的逻辑补的第三缓冲输出信号，第四输出缓冲器操作地用于接收第二输出信号的逻辑补，并产生表示第二输出信号的逻辑补的第四缓冲输出信号，第三缓冲输出信号以电压转换器电路的电压电源和第一偏压为基准，第四缓冲输出信号以电压转换器电路的电压回路和第二偏压为基准。

11.按照权利要求1所述的电压转换器电路，还包括至少一个输出锁存器，所述至少一个输出锁存器与电压钳耦接，并操作地用于至少临时保存由电压转换器电路产生的输出信号中一个或多个的逻辑状态。

12.按照权利要求11所述的电压转换器电路，其中所述至少一个输出锁存器包括以交叉耦接配置的形式耦接在一起的第一和第二反相器。