[发明专利]绝缘隐埋层中有带电区的衬底

权利要求书

1.一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在10¹⁰电荷/cm²以上的至少一个区域。

2.如权利要求1所述的衬底，其特征在于，所述绝缘层(2)由二氧化硅、氮化硅或高k材料制成。

3.如权利要求1所述的衬底，其特征在于，所述绝缘层(2)包括两个扩散阻挡层(6)之间的电荷限制层(5)，其中所述电荷限制层(5)的电荷密度的绝对值在10¹⁰电荷/cm²以上。

4.如前述权利要求任一项所述的衬底，其特征在于，所述电荷限制层(5)由氮化硅制成，所述扩散阻挡层由二氧化硅制成。

5.如权利要求3所述的衬底，其特征在于，所述电荷限制层(5)由二氧化硅制成，所述扩散阻挡层(6)由氮化硅制成。

6.如权利要求1所述的衬底，其特征在于，所述绝缘层(2)包括电荷俘获岛(7)，其中所述电荷俘获岛(7)的总的电荷密度的绝对值在10¹⁰电荷/cm²以上。

7.如权利要求6所述的衬底，其特征在于，所述绝缘层(2)由二氧化硅制成，所述电荷俘获岛(7)由硅制成。

8.如权利要求1至7任一项所述的衬底，其特征在于，由离子来提供至少一部分电荷。

9.如权利要求8所述的衬底，其特征在于，电荷密度为负，以及离子选自氟离子或氯离子。

10.如权利要求8所述，其特征在于，电荷密度为正，以及离子选自硼离子或磷离子。

11.一种包括1TRAM存储器的半导体结构，所述1TRAM存储器包括绝缘体层(2)上的浮体区域，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在10¹⁰电荷/cm²以上的区域。

12.一种用于制造连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底的过程，其特征在于，包括对所述绝缘层(2)的至少一个区域充电以使所述区域的电荷密度的绝对值在10¹⁰电荷/cm²以上的充电步骤。

13.如权利要求12所述的过程，其特征在于，所述充电步骤包括对所述绝缘层(2)进行掺杂。

14.如权利要求12所述的过程，其特征在于，所述充电步骤包括通过半导体顶层(3)在所述绝缘层(2)中注入离子。

15.如权利要求12所述的过程，其特征在于，包括：

-在所述基底晶片(1)或施主晶片(4)上形成所述绝缘层(2)，

-键合所述基底晶片(1)和所述施主晶片(4)，使所述绝缘层(2)位于界面处，

以及在键合步骤之前执行所述充电步骤。

16.如权利要求15所述的过程，其特征在于，所述充电步骤包括所述绝缘层(2)的电子轰击。

17.如权利要求15所述的过程，其特征在于，所述充电步骤包括所述绝缘层(2)的等离子体处理。

18.如权利要求15所述的过程，其特征在于，形成所述绝缘层(2)的步骤包括形成第一扩散阻挡层(6)、电荷限制层(5)和第二扩散阻挡层(6)。

19.如权利要求18所述的过程，其特征在于，所述充电步骤包括所述电荷限制层(5)的等离子体活化。

20.如权利要求18所述的过程，其特征在于，所述充电步骤包括生成掺杂的电荷限制层(5)，其中掺杂剂选自硼、磷、氯或氟，掺杂浓度在10¹⁰/cm²以上。

21.如权利要求18至20任一项所述的过程，其特征在于，所述电荷限制层(5)由氮化硅制成，所述扩散阻挡层(6)由二氧化硅制成。

22.如权利要求15所述的过程，其特征在于，该过程在所述键合步骤之前包括在所述绝缘层(2)中形成电荷俘获岛(7)。